一种低导通电阻沟槽式MOSFET结构及其制备方法技术

本发明专利技术公开了一种低导通电阻沟槽式MOSFET结构及其制备方法，涉及半导体技术，一种低导通电阻沟槽式MOSFET结构，包括半导体衬底、依次固定在半导体衬底上的半导体外延层主体、隔膜层、金属覆盖层，半导体外延层主体内并位于隔膜层下部阵列设有排布紧密的小沟渠结构的沟槽，沟槽沿其长度方向至少设有一个环形槽，沟槽及环形槽内填充多晶硅；沟槽的底部和环形槽的外侧分别设有离子浓度高于半导体外延层主体的第一离子布值区和第二离子布值区。本发明专利技术还提供了一种低导通电阻沟槽式MOSFET结构的制备方法，本发明专利技术电流在整个外延层的分布更加均匀，发散角度更大，从而降低了器件的导通电阻，有利于提高器件整体的击穿电压。

【技术实现步骤摘要】
一种低导通电阻沟槽式MOSFET结构及其制备方法
本专利技术属于半导体技术，具体涉及一种低导通电阻沟槽式MOSFET结构及其制备方法。
技术介绍
随着以功率MOSFET器件为代表的功率半导体器件的迅速发展，现在功率半导体器件已经非常广泛在计算机、通行、消费电子、汽车电子等行业，为了节能环保、低碳生活，需要对能量的处理进行合理的管理，就需要对电压电流的运用进行有效的控制，这些控制与功率器件密不可分。在普通沟槽MOSFET结构中，由沟道区流出的电流在进入外延体区后以近似45°的发散角向漏区扩展，电流在整个外延层的分布不均匀，发散角度收到限制，从而升高了器件的导通电阻，沟槽底部区域附近的电势非均匀分布，从而导致局部峰值电场的上升，结果使其击穿电压下降。
技术实现思路
本专利技术的目的是为了解决现有技术中存在沟槽底部区域附近的电势非均匀分布的缺点，而提出的一种低导通电阻沟槽式MOSFET结构及其制备方法。为了实现上述目的，本专利技术采用了如下技术方案：设计一种低导通电阻沟槽式MOSFET结构，包括半导体衬底、依次固定设置在所述半导体衬底上的半导体外延层主体、隔膜层、金属覆盖层，所述半导体外延层主体内并位于隔膜层下部阵列设有排布紧密的小沟渠结构的沟槽；所述沟槽沿其长度方向至少设有一个环形槽；所述沟槽以及环形槽内填充多晶硅；所述沟槽的底部下方设有离子浓度高于半导体外延层主体的第一离子布值区，所述第一离子布值区呈椭圆状包裹在沟槽的底部；所述环形槽的外侧设有离子浓度高于半导体外延层主体的第二离子布值区,所述第二离子布值区的横截面呈椭圆状包裹在环形槽的外部；所述金属覆盖层朝向半导体外延层主体的一侧间隔设有锥型接触块，所述锥型接触块贯穿所述隔膜层延伸至半导体外延层主体内。进一步的，所述半导体外延层主体位于沟槽的两侧为P-体区。进一步的，所述锥型接触块呈倒锥型结构，且与金属覆盖层连为一体。进一步的，所述锥型接触块位于半导体外延层主体内的两侧可形成N+体区，底部可形成P+体区。本专利技术还提供了一种低导通电阻沟槽式MOSFET结构的制备方法，具体包括如下步骤：步骤1、在半导体衬底的一侧生成半导体外延层主体，半导体外延层主体的顶面上通过化学气相沉积的方法生成硬掩模；步骤2、在硬掩模上采用各向异性氧化物腐蚀的方法蚀刻出密集小沟渠；步骤3、在生成的硬掩模表面以及小沟渠的渠壁上通过化学气相沉积一层氧化层；步骤4、采用各向异性氧化物腐蚀的方法蚀除小沟渠底部的氧化层，并采用硅蚀刻的方法蚀刻出沟槽；步骤5、通过开槽器在沟槽内侧沿其长度方向至少开出一个环形槽，并在沟槽和环形槽的沟囊内壁上生成第二氧化层并与第一氧化层相连接；步骤6、采用各向异性氧化物腐蚀的方法蚀除沟槽底部和侧壁对应环形槽位置处的氧化层，并采用开槽机在沟槽和环形槽的底部开出横截面呈椭圆结构的槽，并在槽内填充参杂类型相同但离子浓度相对于半导体外延层主体高的外延层材料，并构成第一离子布值区和第二离子布值区；步骤7、采用湿法腐蚀的方法蚀除沟槽，以及环形槽的囊壁上氧化层，以及半导体外延层主体顶面上的硬掩模，形成沟槽栅；步骤8、在形成的沟槽栅的外壁上采用热氧化或化学气相沉积氧化的方法生成栅氧化层；步骤9、采用低压力化学气相沉积的方法向沟槽内沉积生成多晶硅，并采用各向异性氧化物腐蚀的方法刻蚀背面多余的多晶硅；步骤10、完成多晶硅背面刻蚀后，在半导体外延层主体的顶面生成绝缘结构的隔膜层；步骤11、在隔膜层上并位于相邻沟槽之间刻蚀出用于接触半导体外延层主体的锥型结构孔；步骤12、最后隔膜层表面采用化学气相沉积的方法生成金属覆盖层，并形成与半导体外延层主体相互接触的锥型接触块。本专利技术提出的一种低导通电阻沟槽式MOSFET结构及其制备方法，有益效果在于：本专利技术通过在沟槽长度方向增加多个环形槽，并在沟槽底部以及环形槽外部与外延体区增加一道浓度相对于外延体区高的离子布值来降低导通电阻，在引入浓度高于外延体区的离子布值后，电流在整个外延层的分布更加均匀，发散角度更大，从而降低了器件的导通电阻，同时这也使沟槽底部区域附近的电势分布更加均匀，不再如普通沟槽MOSFET那样集中。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1是本专利技术实施例中关于低导通电阻沟槽式MOSFET结构的结构示意图；图2-图13是本专利技术实施例低导通电阻沟槽式MOSFET的制备方法各步骤的器件结构示意图。图中标记为：半导体衬底1、半导体外延层主体2、沟槽3、环形槽31、小沟渠3a、离子布值区4、第二离子布值区41、栅氧化层5、隔膜层6、金属覆盖层7、锥型接触块8、N+体区9、P+体区10、P-体区11、硬掩模12、第一氧化层5a、第二氧化层5b。具体实施方式下面结合具体实施例，进一步阐述本专利技术。这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设有”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。现结合说明书附图，详细说明本专利技术的结构特点。参见图1，一种低导通电阻沟槽式MOSFET结构，包括半导体衬底1、依次固定设置在半导体衬底1上的半导体外延层主体2、隔膜层6、金属覆盖层7，半导体衬底1为硅衬底，半导体外延层主体2为硅外延层主体，半导体外延层主体2内并位于隔膜层6下部阵列设有排布紧密的小沟渠结构的沟槽3，沟槽3沿其长度方向设有一个环形槽31。沟槽3以及环形槽31内填充多晶硅，隔膜层6采硼磷硅玻璃；半导体外延层主体2位于沟槽3的两侧为P-体区11，小沟渠的沟槽3的设计，沟槽3的沟渠不大于1μm，沟槽3的槽距不大于1.5μm，沟槽3的槽深不小于85μm，在采用小沟渠的沟槽3的设计，同样芯片尺寸下可以增加更密集的渠道数量（电流密度增加）进而降低导通电阻，更进一步优化了器件导通时的阻抗。沟槽3的底部下方设有离子浓度高于半导体外延层主体2的第一离子布值区4，第一离子布值区4呈椭圆状包裹在沟槽3的底部；环形槽31的外侧设有离子浓度高于半导体外延层主体2的第二离子布值区41,第二离子布值区41的横截面呈椭圆状包裹在环形槽31的外部；第一离子布值区4和第二离子布值区41的掺杂类型可与半导体外延层主体2的掺杂类型相同。第一离子布值区4和第二离子布值区41的设计使得电流在整个半导体外延层主体2的分布更加均匀，发散角度更大，从而降低了器件的导通电阻，同时这也使沟槽底部区域附近的电势分布更加均匀。金属覆盖层7朝向半导体外延层主体2的本文档来自技高网...

【技术保护点】
1.一种低导通电阻沟槽式MOSFET结构，包括半导体衬底（1）、依次固定设置在所述半导体衬底（1）上的半导体外延层主体（2）、隔膜层（6）、金属覆盖层（7），其特征在于，所述半导体外延层主体（2）内并位于隔膜层（6）下部阵列设有排布紧密的小沟渠结构的沟槽（3）；/n所述沟槽（3）沿其长度方向至少设有一个环形槽（31）；/n所述沟槽（3）以及环形槽（31）内填充多晶硅；/n所述沟槽（3）的底部下方设有离子浓度高于半导体外延层主体（2）的第一离子布值区（4），所述第一离子布值区（4）呈椭圆状包裹在沟槽（3）的底部；/n所述环形槽（31）的外侧设有离子浓度高于半导体外延层主体（2）的第二离子布值区（41）, 所述第二离子布值区（41）的横截面呈椭圆状包裹在环形槽（31）的外部；/n所述金属覆盖层（7）朝向半导体外延层主体（2）的一侧间隔设有锥型接触块（8），所述锥型接触块（8）贯穿所述隔膜层（6）延伸至半导体外延层主体（2）内。/n

【技术特征摘要】
1.一种低导通电阻沟槽式MOSFET结构，包括半导体衬底（1）、依次固定设置在所述半导体衬底（1）上的半导体外延层主体（2）、隔膜层（6）、金属覆盖层（7），其特征在于，所述半导体外延层主体（2）内并位于隔膜层（6）下部阵列设有排布紧密的小沟渠结构的沟槽（3）；
所述沟槽（3）沿其长度方向至少设有一个环形槽（31）；
所述沟槽（3）以及环形槽（31）内填充多晶硅；
所述沟槽（3）的底部下方设有离子浓度高于半导体外延层主体（2）的第一离子布值区（4），所述第一离子布值区（4）呈椭圆状包裹在沟槽（3）的底部；
所述环形槽（31）的外侧设有离子浓度高于半导体外延层主体（2）的第二离子布值区（41）,所述第二离子布值区（41）的横截面呈椭圆状包裹在环形槽（31）的外部；
所述金属覆盖层（7）朝向半导体外延层主体（2）的一侧间隔设有锥型接触块（8），所述锥型接触块（8）贯穿所述隔膜层（6）延伸至半导体外延层主体（2）内。


2.根据权利要求1所述的低导通电阻沟槽式MOSFET结构，其特征在于，所述半导体外延层主体（2）位于沟槽（3）的两侧为P-体区（11）。


3.根据权利要求1所述的低导通电阻沟槽式MOSFET结构，其特征在于，所述锥型接触块（8）呈倒锥型结构，且与金属覆盖层（7）连为一体。


4.根据权利要求3所述的低导通电阻沟槽式MOSFET结构，其特征在于，所述锥型接触块（8）位于半导体外延层主体（2）内的两侧可形成N+体区（9），底部可形成P+体区（10）。


5.一种低导通电阻沟槽式MOSFET结构的制备方法，其特征在于，具体包括如下步骤：
步骤1、在半导体衬底（1）的一侧生成半导体外延层主体（2），半导体外延...

【专利技术属性】
技术研发人员：杨国江，范荣定，于世珩，陈炜，刘健，夏昊天，葛海波，徐初惠，杨灿灿，孙冰冰，
申请(专利权)人：江苏长晶科技有限公司，
类型：发明
国别省市：江苏;32