乘法器装置制造方法及图纸

本发明专利技术提供一种乘法器装置。乘法器装置包括至少一个第一乘法器电路，第一乘法器电路可包括第一电阻电容电路、第一重置开关、第一输入开关以及第一运算控制电路。第一重置开关耦接于第一电阻电容电路的第一输出电容与电源电压之间，受控于第一重置信号重置第一输出电容上的电压。第一输入开关耦接第一电阻电容电路。第一运算控制电路耦接第一输入开关，于第一输出电容的电压被重置后，依据第一输入信号与第二输入信号控制第一输入开关导通以对第一输出电容进行放电，而于第一输出电容上产生代表第一输入信号与第二输入信号的第一乘积结果。

【技术实现步骤摘要】
乘法器装置
本专利技术涉及一种电子装置，尤其涉及一种乘法器装置。
技术介绍
包括神经网络系统在内的人工智能系统所使用的各种运算可利用例如乘法及矩阵乘法等运算，且每一乘法所消耗的时间或矩阵乘法所消耗的时间可显著影响系统的总体性能。神经元电路是神经网络的基本组成元件。传统的神经元电路通常主要由乘法器电路构成，乘法器电路利用频率信号来控制电流源提供对电容进行充电的充电电流，藉由控制充电电流的大小与电容的充电时间可于电容上获得代表乘积结果的电压。由于传统的乘法器电路为利用电流源提供的充电电流与充电时间来做为乘法运算的参数，当进行越多位的乘法运算时，乘法运算所需的时间将越长，如此将大幅降低神经网络系统的性能。此外，传统的乘法器电路要将输出电压作为下一级的乘法器电路的输入信号时，皆需依据查找表将输出电压转换为对应的频率信号，才能控制下一级的乘法器电路的电流源来进行另一乘法运算，如此除了需要额外设置查找表外，模拟信号与数字信号间的转换也将提高电路的复杂度。
技术实现思路
本专利技术提供一种乘法器装置，可有效缩短进行乘法运算所需的时间，而可大幅提高神经网络系统的性能。本专利技术的乘法器装置包括至少一个第一乘法器电路，第一乘法器电路可包括第一电阻电容电路、第一重置开关、第一输入开关以及第一运算控制电路。第一重置开关耦接于第一电阻电容电路的第一输出电容与电源电压之间，受控于第一重置信号重置第一输出电容上的电压。第一输入开关耦接第一电阻电容电路。第一运算控制电路耦接第一输入开关，于第一输出电容的电压被重置后，依据第一输入信号与第二输入信号控制第一输入开关导通以对第一输出电容进行放电，而于第一输出电容上产生代表第一输入信号与第二输入信号的第一乘积结果。基于上述，本专利技术实施例的第一运算控制电路可依据第一输入信号与第二输入信号控制第一输入开关导通，以对经重置的第一输出电容进行放电，而于第一输出电容上产生代表第一输入信号与第二输入信号的第一乘积结果。如此依据第一输入信号与第二输入信号控制第一输入开关导通，可有效降低进行乘法运算所需的时间，而可大幅提高神经网络系统的性能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依照本专利技术的实施例的一种乘法器装置的示意图。图2是依照本专利技术另一实施例的一种乘法器装置的示意图。图3是依照图2实施例的信号波形示意图。图4是依照本专利技术另一实施例的一种乘法器装置的示意图。图5是依照本专利技术另一实施例的一种乘法器装置的示意图。图6是依照本专利技术另一实施例的一种乘法器装置的示意图。图7是依照图6实施例的信号波形示意图。图8是依照本专利技术另一实施例的一种乘法器装置的示意图。图9是依照图8实施例的信号波形示意图。图10是依照本专利技术另一实施例的一种乘法器装置的示意图。图11是依照本专利技术另一实施例的一种乘法器装置的示意图。图12是依照本专利技术另一实施例的一种乘法器装置的示意图。图13是依照本专利技术另一实施例的一种乘法器装置的示意图。图14是依照本专利技术另一实施例的一种乘法器装置的示意图。图15是依照本专利技术另一实施例的一种乘法器装置的示意图。具体实施方式本说明书(包括申请专利范围)中所使用的术语“耦接”可指任何直接或间接连接方式。举例来说，“第一装置耦接到第二装置”可解释为“第一装置直接连接到第二装置”或“第一装置通过其它装置或连接方式间接连接到第二装置”。此外，在附图和实施例中任何适当的地方，具有相同参考标号的元件/装置/步骤表示相同或相似的部分。不同实施例中的具有相同参考标号或名称的元件/装置/步骤可交互参考。下文提供多个实施例以详细描述本揭露，但本揭露不限于所提供的实施例，并且所提供的实施例可适当的结合。在以下的实施例中，相同或相似的元件符号代表相同或相似的构件或信号。图1是依照本专利技术的实施例的一种乘法器装置的示意图，请参照图1。本实施例的乘法器装置包括一个乘法器电路100，乘法器电路100可包括电阻电容电路102、重置开关SW1、输入开关SW2以及运算控制电路104，重置开关SW1耦接于电源电压Vdd与电阻电容电路102之间，输入开关SW2耦接于电阻电容电路102与接地之间，输入开关SW2的控制端耦接运算控制电路104。电阻电容电路102可包括输出电容C1，重置开关SW1受控于重置信号SR1(其可例如由运算控制电路104提供)而被导通，以利用电源电压Vdd重置电容C1上的电压。在输出电容C1的电压被重置后，运算控制电路104依据输入信号S1与S2控制输入开关SW2导通，例如，在本实施例中，运算控制电路104可透过输出控制信号SC1来控制输入开关SW2导通的次数与时间，于输出电容C1上产生代表输入信号S1与S2的乘积结果的电压Vo1。举例来说，依据输入信号S1与S2导通输入开关SW2两次，两次的导通时间分别为T1与T2，则输出电容C1上的电压Vo1可如下式(1)所示：其中R为电阻R1的电阻值，C为输出电容C1的电容值，Vdd(W1×W2)可代表输入信号S1与S2的乘积结果。如此藉由控制输入开关SW2的导通来进行乘法运算，相较于习知技术通过控制充电电流的大小与电容的充电时间来进行乘法运算，本实施例可大幅缩减执行乘法运算所需的时间，减低功率消耗，且本实施例的乘法器电路100所输出的电压Vo1可直接作为下一级乘法器电路的输入信号，而不需如习知技术般，需再进行模拟信号与数字信号间的转换。因此可降低电路的复杂度以及电路设计的难度。在部份实施例中，可透过调整电阻R1的电阻值R来放大或缩小乘法器电路100所输出的电压Vo1。此外，由于乘法器电路100的架构简单，可轻易地重新执行乘法运算，乘法器电路100可每隔一段预设时间重新执行乘法运算，以避免电容C1所储存的电荷因漏电而随时间流失。图2是依照本专利技术另一实施例的一种乘法器装置的示意图，乘法器装置包括一个乘法器电路200。在本实施例中，运算控制电路104可包括比较器A1、开关SW3～SW6、电阻R2以及电容C2，其中开关SW3耦接于电源电压Vdd与比较器A1的正输入端之间，电容C2耦接于比较器A1的正输入端与接地之间，电阻R2与开关SW4串接于比较器A1的正输入端与接地之间，开关SW5与SW6的一端耦接比较器A1的负输入端，开关SW5与SW6的另一端分别接收输入信号S1与S2。图3是依照图2实施例的信号波形示意图，请同时参照图2与图3，如图3所示，重置信号SR1可先导通开关SW1与SW3以重置电容C1与C2上的电压。在完成电容C1与C2的电压重置后，控制信号SC2可控制开关SW4在t1期间与t2期间导通。其中当开关SW4在t1期间导通时，控制信号SC3也同时控制开关SW5进入导通状态，当开关SW4在t2期间导通时，控制信号SC4也同时控制开关SW6进入导通状态，如此可使比较器A1在t1期间与t2期间分别接收输入信号S1与S2。在本实施例中，输入信本文档来自技高网...

【技术保护点】
1.一种乘法器装置，其特征在于，包括：/n第一乘法器电路，包括：/n第一电阻电容电路；/n第一重置开关，耦接于所述第一电阻电容电路的第一输出电容与电源电压之间，受控于第一重置信号重置所述第一输出电容上的电压；/n第一输入开关，耦接所述第一电阻电容电路；以及/n第一运算控制电路，耦接所述第一输入开关，于所述第一输出电容的电压被重置后，依据第一输入信号与第二输入信号控制所述第一输入开关导通以对所述第一输出电容进行放电，而于所述第一输出电容上产生代表所述第一输入信号与所述第二输入信号的第一乘积结果。/n

【技术特征摘要】
20190708 US 62/871,2071.一种乘法器装置，其特征在于，包括：
第一乘法器电路，包括：
第一电阻电容电路；
第一重置开关，耦接于所述第一电阻电容电路的第一输出电容与电源电压之间，受控于第一重置信号重置所述第一输出电容上的电压；
第一输入开关，耦接所述第一电阻电容电路；以及
第一运算控制电路，耦接所述第一输入开关，于所述第一输出电容的电压被重置后，依据第一输入信号与第二输入信号控制所述第一输入开关导通以对所述第一输出电容进行放电，而于所述第一输出电容上产生代表所述第一输入信号与所述第二输入信号的第一乘积结果。


2.根据权利要求1所述的乘法器装置，其特征在于，所述第一运算控制电路依据所述第一输入信号与所述第二输入信号控制所述第一输入开关导通的次数跟时间。


3.根据权利要求1所述的乘法器装置，其特征在于，所述第一运算控制电路包括：
第一电容：
第一开关，耦接于所述电源电压与所述第一电容的第一端之间，所述第一电容的第二端耦接接地；
第一电阻，其第一端耦接于所述第一电容的第一端；
第二开关，耦接于所述第一电阻的第二端与所述接地之间；以及
第一比较器，其正输入端耦接所述第一电容的第一端，所述第一比较器的负输入端接收所述第一输入信号与所述第二输入信号，所述第一比较器的输出端耦接所述第一输入开关的控制端，其中所述第一开关的导通状态受控于所述第一重置信号，所述第二开关于第一放电期间与第二放电期间被导通，所述第一比较器分别于所述第一放电期间与所述第二放电期间接收所述第一输入信号与所述第二输入信号。


4.根据权利要求3所述的乘法器装置，其特征在于，还包括：
第二乘法器电路，包括：
第二电阻电容电路；
第二重置开关，耦接于所述第二电阻电容电路的第二输出电容与电源电压之间，受控于所述第一重置信号重置所述第二输出电容上的电压；
第二输入开关，耦接所述第二电阻电容电路；以及
第二运算控制电路，耦接所述第二输入开关，于所述第二输出电容上的电压被重置后，依据第三输入信号与第四输入信号控制所述第二输入开关导通以对所述第二输出电容进行放电，而于所述第二输出电容上产生代表所述第三输入信号与所述第四输入信号的第二乘积结果；以及
第三开关，耦接于所述第一输出电容与所述第二输出电容之间，于所述第一输出电容以及所述第二输出电容产生所述第一乘积结果与所述第二乘积结果后，于电荷分享期间导通。


5.根据权利要求4所述的乘法器装置，其特征在于，所述第二运算控制电路依据所述第三输入信号与所述第四输入信号控制所述第二输入开关导通的次数跟时间。


6.根据权利要求4所述的乘法器装置，其特征在于，所述第二运算控制电路包括：
第二电容：
第四开关，耦接于所述电源电压与所述第二电容的第一端之间，所述第二电容的第二端耦接所述接地；
第二电阻，其第一端耦接于所述第二电容的第一端；
第五开关，耦接于所述第二电阻的第二端与所述接地之间；以及
第二比较器，其正输入端耦接所述第二电容的第一端，所述第二比较器的负输入端接收所述第三输入信号与所述第四输入信号，所述第二比较器的输出端耦接所述第二输入开关的控制端，其中所述第四开关的导通状态受控于所述第一重置信号，所述第五开关于所述第一放电期间与所述第二放电期间被导通，所述第二比较器分别于所述第一放电期间与所述第二放电期间接收所述第三输入信号与所述第四输入信号。


7.根据权利要求6所述的乘法器装置，其特征在于，所述第一运算控制电路包括第一截波器，所述第二运算控制电路包括第二截波器，其中所述第一截波器耦接所述第一电容的第一端并接收第一输入信号或第二输入信号，所述第一截波器对所述第一电容提供的电压信号及所接收的所述第一输入信号或所述第二输入信号进行交换处理后分别输出至所述第一比较器的正、负输入端，所述第二截波器耦接所述第二电容的第一端并接收第三输入信号或第四输入信号，所述第二截波器对所述第二电容提供的电压信号及所接收的所述第三输入信号或所述第四输入信号进行交换处理后分别输出至所述第二比较器的正、负输入端。


8.根据权利要求1所述的乘法器装置，其特征在于，所述第一运算控制电路包括：
第一电容：
第一开关，耦接所述第一电容的第一端，所述第一电容的第二端耦接接地，所述第一开关受控于第二重置信号而于第一重置期间提供所述第一输入信号，以重置所述第一电容上的电压；<...

【专利技术属性】
技术研发人员：王仲益，
申请(专利权)人：神亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71