一种测试机延迟补偿方法、系统及测试机技术方案

本发明专利技术公开了一种测试机延迟补偿方法、系统及测试机。其中，测试机中用于对外连接的各信号管脚处于开路状态；每个信号管脚通过其所在的信号线与测试机芯片的一个芯片管脚电连接；延迟补偿方法包括：测试机芯片向信号管脚发送测试信号；测试信号传输至信号管脚处后，沿着相反的方向反射回测试机芯片；测试机芯片接收信号管脚反射回的测试反射信号；测试机芯片根据测试信号、及测试反射信号，获取信号管脚的传输延迟；测试机芯片从各信号管脚的传输延迟数据中，选取时间最长的传输延迟作为延迟参考；测试机芯片根据延迟参考，补偿各信号管脚的信号延迟。本发明专利技术保证测试机内部芯片输出到各信号管脚(测试机与测试板连接处)等延迟，具备相同时序。

【技术实现步骤摘要】
一种测试机延迟补偿方法、系统及测试机
本专利技术涉及半导体测试领域，尤其涉及一种测试机延迟补偿方法、系统及测试机。
技术介绍
在芯片生产过程中，需要通过测试手段保证芯片的各项功能符合设计要求。而芯片测试又可分成两类测试，第一类是晶元封装前的测试，第二类是晶元封装后的测试。第一类的测试需要使用探针卡(probecard)进行测试，第二类需要使用载板(loadboard)进行测试。这其中，两者均需要使用测试机板卡来辅助测试；由于测试机板卡众多，每张板卡上的信号数量也很多，这么多数量的信号很难保证走线延迟一致，但测试机时序上要求相同类别的信号必须具备相同的延迟时间，即要求测试机输出的信号在测试机与测试板连接处具备相同的时序关系，即保证测试机内部芯片输出到测试机与测试板连接处等延迟。
技术实现思路
本专利技术提供一种测试机延迟补偿方法、系统及测试机，用以解决测试机内部芯片输出到测试机与测试板连接处的延迟问题，使得测试机输出的信号在测试机与测试板连接处具备相同的时序。具体的，本专利技术的技术方案如下：第一方面，本专利技术公开了一种测试机延迟补偿方法，具体的，该方法应用于测试机，测试机中用于对外连接的各信号管脚处于开路状态；每个信号管脚通过其所在的信号线与测试机芯片的一个芯片管脚电连接；所述测试机延迟补偿方法包括：所述测试机芯片向信号管脚发送测试信号；所述测试信号通过信号线传输至所述信号管脚处后，沿着相反的方向反射回所述测试机芯片；所述测试机芯片接收所述信号管脚反射回的测试反射信号；所述测试机芯片根据所述测试信号、及所述测试反射信号，获取所述信号管脚的传输延迟；所述测试机芯片获取到所有信号管脚的传输延迟后，从各信号管脚的传输延迟数据中，选取时间最长的传输延迟作为延迟参考；所述测试机芯片根据所述延迟参考，补偿各信号管脚的信号延迟。优选地，所述测试信号为正弦波信号或余弦波信号。优选地，所述根据所述测试信号、所述测试反射信号，获取所述信号管脚的传输延迟具体包括：获取所述测试信号的相位、频率信息；统计所述信号管脚反射回的测试反射信号的相位信息；计算所述信号管脚的测试反射信号与所述测试信号的相位差；计算所述测试信号在所述信号线中的传输速率；；根据所述测试反射信号与所述测试信号的相位差，及所述测试信号的频率信息、所述测试信号在所述信号线中的传输速率，计算出所述测试信号发送至所述信号管脚的传输延迟。优选地，测试信号在信号线中的传输速率C的计算公式为：C＝c/e＾(1/2)；所述测试信号发送至信号管脚的传输延迟Y的计算公式为：Y＝C*(m-n)/(f*2*π)；其中：C表示所述测试信号在所述信号线中的传输速率；c表示电磁波在真空中的传播速度；e表示为布置有所述信号线的测试机PCB板的有效介电常数；m表示所述测试信号的相位；n表示信号管脚反射回的测试反射信号的相位；f表示所述测试信号的频率。优选地，根据所述延迟参考，补偿各信号管脚的信号延迟具体包括：根据所述延迟参考及各信号管脚的传输延迟，计算出每个信号管脚的补偿延迟；所述补偿延迟为所述延迟参考与所述传输延迟的差值；在测试机芯片输出信号时，根据每个信号管脚的补偿延迟，为每个信号管脚补偿相应的时延。第二方面，本专利技术还公开了一种测试机延迟补偿系统，包括：测试机芯片，用于对外连接的各信号管脚；且各信号管脚处于开路，所述每个信号管脚通过其所在的信号线与测试机芯片的一个芯片管脚电连接；所述测试机芯片包括：驱动器、接收器、控制模块；所述驱动器与接收器均与所述测试机芯片的各芯片管脚电连接；且所述驱动器与接收器还与所述控制模块电连接；其中：所述测试机芯片的驱动器向信号管脚发送测试信号；所述测试信号通过信号线传输至所述信号管脚处后，沿着相反的方向反射回所述测试机芯片；所述测试机芯片的接收器接收所述信号管脚反射回的测试反射信号；所述控制模块根据所述测试信号、及所述测试反射信号，获取所述信号管脚的传输延迟；所述控制模块从各信号管脚的传输延迟数据中，选取时间最长的传输延迟作为延迟参考；所述控制模块根据所述延迟参考，补偿各信号管脚的信号延迟。优选地，所述测试信号为正弦波信号或余弦波信号。优选地，所述控制模块包括：统计获取子模块，用于获取所述测试信号的相位、频率信息；并统计所述信号管脚反射回的测试反射信号的相位信息；计算子模块，用于计算所述信号管脚的测试反射信号与所述测试信号的相位差；还用于计算所述测试信号在所述信号线中的传输速率；；还用于根据所述测试反射信号与所述测试信号的相位差，及所述测试信号的频率信息、所述测试信号在所述信号线中的传输速率，计算出所述测试信号发送至所述信号管脚的传输延迟；所述计算子模块，还用于根据所述延迟参考及各信号管脚的传输延迟，计算出每个信号管脚的补偿延迟；所述补偿延迟为所述延迟参考与所述传输延迟的差值；补偿子模块，用于在测试机芯片输出信号时，根据每个信号管脚的补偿延迟，为每个信号管脚补偿相应的时延。优选地，测试信号在信号线中的传输速率C的计算公式为：C＝c/e＾(1/2)；所述测试信号发送至信号管脚的传输延迟Y的计算公式为：Y＝C*(m-n)/(f*2*π)；其中：C表示所述测试信号在所述信号线中的传输速率；c表示电磁波在真空中的传播速度；e表示为布置有所述信号线的测试机PCB板的有效介电常数；m表示所述测试信号的相位；n表示信号管脚反射回的测试反射信号的相位；f表示所述测试信号的频率。第三方面，本专利技术还公开了一种测试机，该测试机中包含有本专利技术所述的测试机延迟补偿系统。本专利技术的测试机延迟补偿方法中，通过对每个信号管脚的传输延迟的采集计算，可选取出参考时延，再以此为标准，结合各自的传输延迟，则可在测试机芯片发出信号时，对各信号管脚进行相应的延迟补偿，从而可保证测试机进行测试时，多路信号走线输出上时序保持一致，也保证芯片测试的一致性。此外，更佳的，由于正弦波抗干扰能力非常强，若采用正弦波作为测试信号，则采集的信号延迟更加准确和有效，进而大大提高后续的延迟补偿的准确性和有效性。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术测试机延迟补偿方法的一个实施例的流程图；图2为本专利技术测试机延迟补偿方法的另一实施例的流程图；图3为本专利技术测试机延迟补偿方法另一实施例中的测试信号传输示意图；图4为本专利技术测试机延迟补偿方法另一实施例中的延迟补偿示意图；图5为本专利技术一种测试机延迟补偿系统的一个实施例的结构框图；图6为本专利技术一种测试机延迟补偿系统的一个实施例的结构框图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领本文档来自技高网...

【技术保护点】
1.一种测试机延迟补偿方法，其特征在于，测试机中用于对外连接的各信号管脚处于开路状态；每个信号管脚通过其所在的信号线与测试机芯片的一个芯片管脚电连接；所述测试机延迟补偿方法包括：/n所述测试机芯片向信号管脚发送测试信号；/n所述测试信号通过信号线传输至所述信号管脚处后，沿着相反的方向反射回所述测试机芯片；/n所述测试机芯片接收所述信号管脚反射回的测试反射信号；/n所述测试机芯片根据所述测试信号、及所述测试反射信号，获取所述信号管脚的传输延迟；/n所述测试机芯片获取到所有信号管脚的传输延迟后，从各信号管脚的传输延迟数据中，选取时间最长的传输延迟作为延迟参考；/n所述测试机芯片根据所述延迟参考，补偿各信号管脚的信号延迟。/n

【技术特征摘要】
1.一种测试机延迟补偿方法，其特征在于，测试机中用于对外连接的各信号管脚处于开路状态；每个信号管脚通过其所在的信号线与测试机芯片的一个芯片管脚电连接；所述测试机延迟补偿方法包括：
所述测试机芯片向信号管脚发送测试信号；
所述测试信号通过信号线传输至所述信号管脚处后，沿着相反的方向反射回所述测试机芯片；
所述测试机芯片接收所述信号管脚反射回的测试反射信号；
所述测试机芯片根据所述测试信号、及所述测试反射信号，获取所述信号管脚的传输延迟；
所述测试机芯片获取到所有信号管脚的传输延迟后，从各信号管脚的传输延迟数据中，选取时间最长的传输延迟作为延迟参考；
所述测试机芯片根据所述延迟参考，补偿各信号管脚的信号延迟。


2.根据权利要求1所述的一种测试机延迟补偿方法，其特征在于，所述测试信号为正弦波信号或余弦波信号。


3.根据权利要求1或2所述的一种测试机延迟补偿方法，其特征在于，所述根据所述测试信号、所述测试反射信号，获取所述信号管脚的传输延迟具体包括：
获取所述测试信号的相位、频率信息；
统计所述信号管脚反射回的测试反射信号的相位信息；
计算所述信号管脚的测试反射信号与所述测试信号的相位差；
计算所述测试信号在所述信号线中的传输速率；；
根据所述测试反射信号与所述测试信号的相位差，及所述测试信号的频率信息、所述测试信号在所述信号线中的传输速率，计算出所述测试信号发送至所述信号管脚的传输延迟。


4.根据权利要求3所述的一种测试机延迟补偿方法，其特征在于，
所述测试信号在所述信号线中的传输速率C的计算公式为：C＝c/e＾(1/2)；
所述测试信号发送至信号管脚的传输延迟Y的计算公式为：Y＝C*(m-n)/(f*2*π)；其中：
C表示所述测试信号在所述信号线中的传输速率；
c表示电磁波在真空中的传播速度；
e表示为布置有所述信号线的测试机PCB板的有效介电常数；
m表示所述测试信号的相位；
n表示信号管脚反射回的测试反射信号的相位；
f表示所述测试信号的频率。


5.根据权利要求1所述的一种测试机延迟补偿方法，其特征在于，根据所述延迟参考，补偿各信号管脚的信号延迟具体包括：
根据所述延迟参考及各信号管脚的传输延迟，计算出每个信号管脚的补偿延迟；所述补偿延迟为所述延迟参考与所述传输延迟的差值；
在测试机芯片输出信号时，根据每个信号管脚的补偿延迟，为每个信号管脚补偿相应的时延。


6.一种测试机延迟补偿系统，其特征在于...

【专利技术属性】
技术研发人员：梁建，罗雄科，
申请(专利权)人：上海泽丰半导体科技有限公司，
类型：发明
国别省市：上海;31