一种横向高压功率半导体器件制造技术

本发明专利技术提供一种横向高压功率半导体器件，包括：P型衬底、P型外延层；P型外延层包括第一P型掺杂区、N型漂移区、P型阱区、栅氧化层、多晶硅栅极、侧墙；P型阱区包括第一N型重掺杂区、第一P型重掺杂区；N型漂移区包括第一N型掺杂区、第二N型掺杂区、第二N型重掺杂区；金属阴极覆盖在第一N型重掺杂区和第一P型重掺杂区表面，金属阳极覆盖在第二N型重掺杂区表面。本发明专利技术充分利用电荷平衡原理，引入第一P型掺杂区填补N型漂移区的无电流区，改善电流导通路径，增加了受主电荷量，减少了第一N型掺杂区的面积，由此提高了第一N型掺杂区的掺杂浓度，在保持击穿电压不变的前提下降低器件的比导通电阻。

A transverse high voltage power semiconductor device

【技术实现步骤摘要】
一种横向高压功率半导体器件
本专利技术属于半导体功率器件
，具体涉及一种横向高压功率半导体器件。
技术介绍
横向双扩散金属-氧化物-半导体场效应晶体管(LateralDouble-diffusedMetal-Oxide-SemiconductorFieldEffectTransistor，LDMOSFET)作为功率集成电路(PowerIntegratedCircuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(BreakdownVoltage，BV)和低比导通电阻(SpecificOn-Resistance，Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。采用RESURF(降低表面电场)技术能够改善击穿电压和导通电阻之间的制约关系，可同时实现低导通电阻和高击穿电压，因此在各个场合取得应用。RESURF分为single-RESURF、double-RESURF、triple-RESURF。基本的single-RESURF由低掺杂的P型衬底(或P型外延层)和低掺杂的N型外延层组成，低掺杂的N型外延层分别与P型阱区和P型衬底(或P型外延层)形成一个横向的冶金结和一个纵向的冶金结，由于横向结两端有着更高的掺杂浓度，因此击穿电压比纵向结更低，其原理为利用横向结和纵向结的相互作用，使N型外延层在横向结达到临界雪崩击穿电场前完全耗尽，通过合理优化器件参数使得器件的击穿发生在纵向结，从而起到降低表面电场的作用。电荷平衡是RESURF结构能够获得高耐压的前提。LDMOS正向工作时，漂移区与栅重叠区域的表面会形成电子累积层(P沟道则为空穴累积层)，电子流从源区经过沟道进入电子累积层，从电子累积层逐渐扩展至整个漂移区(N型外延层)。在扩展的过程中，电子累积层下方不会有电子流流经，如图1(b)所示的无电流区19。无电流区的存在意味着电子流未充分流经整个漂移区，器件阻断时无电流区的耗尽又会消耗P型衬底或P型外延层中用于与漂移区中电子流流经区域进行电荷平衡的受主电荷，不利于器件比导通电阻的降低。如果能找到有效的方法，充分利用电荷平衡消除无电流区，并保持击穿电压不变，将有效降低器件的比导通电阻。
技术实现思路
本专利技术要解决的问题是：LDMOS器件工作时，N型漂移区与栅重叠区域下方存在一个近似梯形的无电流区，该区域不会有电流流过，该区域未被充分利用。为解决该问题，将无电流区的N型掺杂替换成P型掺杂，形成P型掺杂区，N型漂移区面积因此减小。新形成的P型掺杂区提供了新的受主电荷。根据电荷平衡原理，N型漂移区获得更高的掺杂浓度，器件的比导通电阻因此降低，同时耐保持压基本不变。为实现上述目的，本专利技术的技术方案如下：一种横向高压功率半导体器件,包括：P型衬底1、位于P型衬底1上方的P型外延层2、位于P型外延层2内部右侧的N型漂移区3、位于P型外延层2内部左侧的P型阱区4、位于P型阱区4内部左侧的第一P型重掺杂区6、位于P型阱区4内部右侧的第一N型重掺杂区5、位于P型外延层2内部中部的第一P型掺杂区7、位于N型漂移区3内部左侧的第一N型掺杂区8、位于N型漂移区3内部中部的第二N型掺杂区9、位于N型漂移区3内部右侧的第二N型重掺杂区10、位于P型阱区4上方的栅氧化层11、位于栅氧化层11上方的多晶硅栅极12、位于栅氧化层11两侧的侧墙13；第一N型重掺杂区5与第一P型重掺杂区6通过金属短接形成金属阴极14；第一N型重掺杂区5与第一P型重掺杂区6紧邻设置，第二N型重掺杂区10通过金属短接形成金属阳极15。作为优选方式，第一P型掺杂区7的几何形状为：上下两边为直线，其两侧为曲线，且上边直线长度小于下边直线。作为优选方式，第二N型掺杂区8位于第一P型掺杂区7上方，其包括顶部的水平段，水平段右端接一向下的圆弧段，第二N型掺杂区8的水平段延伸至栅氧化层11的下方、第一P型掺杂区7的上方。作为优选方式，第一P型掺杂区7与第一N型掺杂区8的水平长度相等。作为优选方式，第一P型掺杂区7从左往右划分为第一P条71到第nP条7n，其中n大于等于2。作为优选方式，第一N型掺杂区8从左往右划分为第一N条81到第nN条8n，其中n大于等于2。作为优选方式，第一P条71与第一N条81水平位置对应且水平长度相等、…、第nP条7n的与第nN条8n水平位置对应且水平长度相等。作为优选方式，将第一N型掺杂区8位于栅氧化层11下方的水平段替换为积累层掺杂区17，积累层掺杂区17的掺杂类型与掺杂浓度与衬底或外延层相同。作为优选方式，将第一N型掺杂区8位于栅氧化层11下方的水平段替换为第二P型掺杂区18，第二P型掺杂区18与第一P型掺杂区7在同一工艺步骤中形成，或进行额外的掺杂。作为优选方式，将第二N型重掺杂区10变为第二P型重掺杂区16，所述器件由LDMOS器件变为LIGBT器件。作为优选方式，所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。本专利技术的有益效果为：本专利技术通过引入第一P型掺杂区填补N型漂移区的无电流区，改善电流导通路径，增加受主电荷量，减小第一N型掺杂区的面积。为保持电荷平衡，提高第一N型掺杂区的掺杂浓度，降低器件的比导通电阻。调节第一P型掺杂区和与第一N型掺杂区的掺杂浓度以调节电场分布，以保持的击穿电压不变。附图说明图1(a)为传统横向高压功率半导体器件结构示意图；图1(b)为传统横向高压功率半导体器件电流分布示意图；图2为实施例1的结构示意图；图3为实施例2的结构示意图；图4为实施例3的结构示意图；图5为实施例4的结构示意图；图6为实施例5的结构示意图；图7为实施例6的结构示意图；图8为实施例7的结构示意图；1为P型衬底，2为P型外延层，3为N型漂移区，4为P型阱区，5为第一N型重掺杂区，6为第一P型重掺杂区，7为第一P型掺杂区，71为第一P条，7n为第nP条，8为第一N型掺杂区，81为第一N条，8n为第nN条，9为第二N型掺杂区，10为第二N型重掺杂区，11为栅氧化层，12为多晶硅栅极，13为侧墙，14为金属阴极，15为金属阳极，16为第二P型重掺杂区，17为积累层掺杂区，18为第二P型掺杂区，19为无电流区。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。本专利技术通过引入第一P型掺杂区填补无电流区，改善电流导通路径，增加受主电荷量，减小第一N型掺杂区的面积。为保持电荷平衡，提高第一N型掺杂区的掺杂浓度，降低器件的比导通电阻。调节第一P型掺杂区和与第一N型掺杂区的掺本文档来自技高网...

【技术保护点】
1.一种横向高压功率半导体器件,其特征在于包括：P型衬底(1)、位于P型衬底(1)上方的P型外延层(2)、位于P型外延层(2)内部右侧的N型漂移区(3)、位于P型外延层(2)内部左侧的P型阱区(4)、位于P型阱区(4)内部左侧的第一P型重掺杂区(6)、位于P型阱区(4)内部右侧的第一N型重掺杂区(5)、位于P型外延层(2)内部中部的第一P型掺杂区(7)、位于N型漂移区(3)内部左侧的第一N型掺杂区(8)、位于N型漂移区(3)内部中部的第二N型掺杂区(9)、位于N型漂移区(3)内部右侧的第二N型重掺杂区(10)、位于P型阱区(4)上方的栅氧化层(11)、位于栅氧化层(11)上方的多晶硅栅极(12)、位于栅氧化层(11)两侧的侧墙(13)；第一N型重掺杂区(5)与第一P型重掺杂区(6)通过金属短接形成金属阴极(14)；第一N型重掺杂区(5)与第一P型重掺杂区(6)紧邻设置，第二N型重掺杂区(10)通过金属短接形成金属阳极(15)。/n

【技术特征摘要】
1.一种横向高压功率半导体器件,其特征在于包括：P型衬底(1)、位于P型衬底(1)上方的P型外延层(2)、位于P型外延层(2)内部右侧的N型漂移区(3)、位于P型外延层(2)内部左侧的P型阱区(4)、位于P型阱区(4)内部左侧的第一P型重掺杂区(6)、位于P型阱区(4)内部右侧的第一N型重掺杂区(5)、位于P型外延层(2)内部中部的第一P型掺杂区(7)、位于N型漂移区(3)内部左侧的第一N型掺杂区(8)、位于N型漂移区(3)内部中部的第二N型掺杂区(9)、位于N型漂移区(3)内部右侧的第二N型重掺杂区(10)、位于P型阱区(4)上方的栅氧化层(11)、位于栅氧化层(11)上方的多晶硅栅极(12)、位于栅氧化层(11)两侧的侧墙(13)；第一N型重掺杂区(5)与第一P型重掺杂区(6)通过金属短接形成金属阴极(14)；第一N型重掺杂区(5)与第一P型重掺杂区(6)紧邻设置，第二N型重掺杂区(10)通过金属短接形成金属阳极(15)。


2.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第一P型掺杂区(7)的几何形状为：上下两边为直线，其两侧为曲线，且上边直线长度小于下边直线。


3.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第二N型掺杂区(8)位于第一P型掺杂区(7)上方，其包括顶部的水平段，水平段右端接一向下的圆弧段，第二N型掺杂区(8)的水平段延伸至栅氧化层(11)的下方、第一P型掺杂区(7)的上方。


4.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第一P型掺杂区(7)与第一N型掺杂区(8)的水平长度相等。
<...

【专利技术属性】
技术研发人员：乔明，江逸洵，冯骏波，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51