一种阻变存储器单元及制备方法技术

本发明专利技术公开了一种阻变存储器单元，包括：耦合的两个晶体管和n个阻变单元，n个阻变单元之间以其电极依次相连，形成水平叠层结构，任意两个相邻的阻变单元之间共用同一个电极，两个晶体管的栅极用于分别施加不同的控制信号，两个晶体管的源极相连，用于共同施加一个源信号，两个晶体管的漏极分别连接n个阻变单元中不相同的m个阻变单元的其中一端电极，n个阻变单元的另一端电极用于分别施加不同的位信号。本发明专利技术基于垂直沟道晶体管和水平叠层结构的阻变单元形成2TnR形式的阻变存储器，可根据不同的操作时序同时实现二值和多值存储功能，单元面积可控，可用于实现高密度的阻变存储器阵列和芯片。

A resistive memory cell and its preparation method

【技术实现步骤摘要】
一种阻变存储器单元及制备方法
本专利技术涉及存储器
，特别是涉及一种可实现二值或多值操作的阻变存储器单元及制备方法。
技术介绍
阻变存储器(RRAM)是一种新型的非易失性存储器，其同时具有高速、低功耗、非易失性、高集成度以及与CMOS工艺兼容等优势，近年来已成为新型存储器领域的研究热点之一，甚至已经出现商业产品。阻变存储器的单元结构是RRAM技术的核心，基于RRAM单元才能构建RRAM阵列并实现RRAM芯片。目前主流的RRAM单元结构通常是1T1R结构，其典型结构如图1-图2所示，即由一个晶体管(T)和一个阻变单元(R)相串联，形成一个RRAM单元。其晶体管通常采用平面MOS晶体管，可由CMOS前道工艺制备；然后通过后道金属互连工艺，集成阻变叠层结构(RRAMstack)，形成兼容CMOS工艺的1T1R单元。上述传统1T1R单元的基本工作原理如下：晶体管的栅极(Gate)施加控制信号Vg，用于控制阻变单元的选通，晶体管的漏极(Drain)连接阻变单元，阻变单元的引出端施加位信号Vbit，晶体管的源极(Source)施加源信号Vs，通过Vg、Vbit和Vs的不同时序组合实现阻变单元的各种操作，包括阻变单元初始化(Forming)、数据存储/复位(Set/Reset)以及数据读写(Read)等。传统的1T1R单元通常面向二值存储，即只有两个稳定阻态。若要实现多值存储(即产生两个以上稳定阻态)，一般需要并联多个阻变单元(即1TnR结构)。而现有的阻变叠层结构一般是垂直叠层结构，即由上电极、阻变层和下电极组成的垂直三明治结构。若要实现1TnR的单元结构，通常需要在水平方向上并联若干阻变单元(R1、R2等)，即晶体管的漏极同时连接各阻变单元的下电极，各阻变单元的上电极(引出端)分别连接不同的位信号Vbit1、Vbit2等，其结构如图3-图4所示。然而，受限于线宽、间距等工艺规则，常规1TnR结构通常会显著增大单元面积，不利于实现高密度集成。因此，探索可用于多值存储的阻变存储器单元，目前仍是RRAM
的重点研究方向之一。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种阻变存储器单元及制备方法，基于垂直沟道晶体管和水平叠层结构的阻变单元形成2TnR形式的阻变存储器，根据不同的操作时序可同时实现二值和多值存储功能，单元面积可控，可用于实现高密度的阻变存储器阵列和芯片。为实现上述目的，本专利技术的技术方案如下：一种阻变存储器单元，包括：耦合的两个晶体管和n个阻变单元；其中n个所述阻变单元之间以其电极依次相连，形成水平叠层结构，任意两个相邻的所述阻变单元之间共用同一个电极；两个所述晶体管的栅极用于分别施加不同的控制信号，两个所述晶体管的源极相连，用于共同施加一个源信号；两个所述晶体管的漏极分别连接n个所述阻变单元中不相同的m个所述阻变单元的其中一端电极，n个所述阻变单元的另一端电极用于分别施加不同的位信号；其中，n和m为正整数，n＝2m，n不小于2。进一步地，两个所述晶体管设于一半导体衬底上，所述半导体衬底表面上设有介质层，所述阻变单元设于所述介质层上，所述晶体管与所述阻变单元之间通过设于所述介质层中的金属互连层相连接。进一步地，所述半导体衬底表面上具有一凸台结构，所述凸台结构的顶面上设有两个所述晶体管共同的源极，所述凸台结构的左右侧壁上分设有两个所述晶体管的栅极，所述凸台结构左右两侧的所述半导体衬底上分设有两个所述晶体管的漏极，所述栅极与所述半导体衬底之间设有栅介质层，两个所述晶体管的沟道共同设于所述凸台结构中，并分别形成垂直沟道结构。进一步地，两个所述晶体管整体所占的版图面积与一个常规平面MOS晶体管的版图面积相当；其中，两个所述晶体管的源极共同所占的版图面积与所述平面MOS晶体管的栅极版图面积相当，两个所述晶体管的漏极所占的版图面积与所述平面MOS晶体管的源极和漏极共同所占的版图面积相当，两个所述晶体管的栅极与所述平面MOS晶体管的栅极两侧的侧墙位置相对应。进一步地，所述阻变单元为按左电极、阻变层和右电极依次设置的水平三明治结构，任意两个相邻的所述阻变单元之间都以各自的左电极相连，或者都以各自的右电极相连，并形成共用电极。进一步地，所述电极材料包括Ta、Ti、Cu、W、Pt、TaN或TiN，所述阻变层材料包括氧化钽、氧化铪或氧化钛。一种上述的阻变存储器单元制备方法，包括以下步骤：S1：提供一平面硅衬底，在所述硅衬底上定义两个并列的晶体管的器件区域，并在所述器件区域内的所述硅衬底表面上形成一凸台结构；S2：在所述凸台结构的顶面上形成两个所述晶体管共同的源极，以及在所述凸台结构左右两侧的所述半导体衬底上分别形成两个所述晶体管的漏极；S3：在所述凸台结构左右两个侧面上及所述凸台结构两侧的所述半导体衬底表面上分别形成两个所述晶体管的栅介质层；S4：在所述凸台结构左右两侧的所述栅介质层上分别形成两个所述晶体管的侧墙式的栅极；S5：在所述硅衬底表面上形成介质层，在所述介质层中形成金属互连层，以及在所述金属互连层上方形成n个阻变单元。进一步地，采用标准CMOS离子注入工艺制备所述源极和漏极，采用热氧化工艺或原子层沉积工艺制备所述栅介质层，采用标准CMOS工艺的自对准侧墙工艺制备所述栅极。进一步地，制备所述n个阻变单元的方法，具体包括以下步骤：S51：在所述介质层上形成m个第一电极；S52：在所述第一电极的表面上沉积阻变层材料；S53：通过侧墙刻蚀工艺，在所述第一电极的左右侧壁上形成侧墙式的阻变层结构；S54：沉积第二电极材料，将所述第一电极覆盖，对所述第二电极材料进行平坦化，在所述第一电极之间形成m个第二电极，由此形成n个阻变单元；其中，所述第一电极或第二电极为任意两个相邻的所述阻变单元之间共用的电极。一种阻变存储器单元，包括：耦合的一个晶体管和两个阻变单元；其中两个所述阻变单元之间以其电极依次相连，形成水平叠层结构，两个所述阻变单元之间共用同一个电极；所述晶体管的栅极用于施加控制信号，源极用于施加源信号，漏极分别连接两个所述阻变单元的其中一端电极，两个所述阻变单元的另一端电极用于分别施加不同的位信号。本专利技术所提出的2TnR形式的阻变存储器单元，由两个垂直沟道晶体管和n个具有水平叠层结构的阻变单元组成，其中垂直晶体管和水平阻变单元均通过侧墙工艺实现，可在有限的单元面积下，充分实现多个阻变单元的并联，通过不同的操作方式可同时实现二值和多值存储功能。同时，该单元结构的制备方法可完全兼容标准CMOS工艺和目前主流的RRAM工艺技术，非常适用于大规模阻变存储器阵列和芯片实现，在未来存算一体和神经网络芯片领域也具有非常重要的应用价值，是一种非常具有应用前景的新型阻变存储器技术。附图说明图1-图2是现有的一种1T1R形式的阻变存储器单元的器件结构及电路原理示意图。图3-图4是现本文档来自技高网...

【技术保护点】
1.一种阻变存储器单元，其特征在于，包括：耦合的两个晶体管和n个阻变单元；其中/nn个所述阻变单元之间以其电极依次相连，形成水平叠层结构，任意两个相邻的所述阻变单元之间共用同一个电极；/n两个所述晶体管的栅极用于分别施加不同的控制信号，两个所述晶体管的源极相连，用于共同施加一个源信号；两个所述晶体管的漏极分别连接n个所述阻变单元中不相同的m个所述阻变单元的其中一端电极，n个所述阻变单元的另一端电极用于分别施加不同的位信号；其中，n和m为正整数，n＝2m，n不小于2。/n

【技术特征摘要】
1.一种阻变存储器单元，其特征在于，包括：耦合的两个晶体管和n个阻变单元；其中
n个所述阻变单元之间以其电极依次相连，形成水平叠层结构，任意两个相邻的所述阻变单元之间共用同一个电极；
两个所述晶体管的栅极用于分别施加不同的控制信号，两个所述晶体管的源极相连，用于共同施加一个源信号；两个所述晶体管的漏极分别连接n个所述阻变单元中不相同的m个所述阻变单元的其中一端电极，n个所述阻变单元的另一端电极用于分别施加不同的位信号；其中，n和m为正整数，n＝2m，n不小于2。


2.根据权利要求1所述的阻变存储器单元，其特征在于，两个所述晶体管设于一半导体衬底上，所述半导体衬底表面上设有介质层，所述阻变单元设于所述介质层上，所述晶体管与所述阻变单元之间通过设于所述介质层中的金属互连层相连接。


3.根据权利要求2所述的阻变存储器单元，其特征在于，所述半导体衬底表面上具有一凸台结构，所述凸台结构的顶面上设有两个所述晶体管共同的源极，所述凸台结构的左右侧壁上分设有两个所述晶体管的栅极，所述凸台结构左右两侧的所述半导体衬底上分设有两个所述晶体管的漏极，所述栅极与所述半导体衬底之间设有栅介质层，两个所述晶体管的沟道共同设于所述凸台结构中，并分别形成垂直沟道结构。


4.根据权利要求3所述的阻变存储器单元，其特征在于，两个所述晶体管整体所占的版图面积与一个常规平面MOS晶体管的版图面积相当；其中，两个所述晶体管的源极共同所占的版图面积与所述平面MOS晶体管的栅极版图面积相当，两个所述晶体管的漏极所占的版图面积与所述平面MOS晶体管的源极和漏极共同所占的版图面积相当，两个所述晶体管的栅极与所述平面MOS晶体管的栅极两侧的侧墙位置相对应。


5.根据权利要求1所述的阻变存储器单元，其特征在于，所述阻变单元为按左电极、阻变层和右电极依次设置的水平三明治结构，任意两个相邻的所述阻变单元之间都以各自的左电极相连，或者都以各自的右电极相连，并形成共用电极。


6.根据权利要求5所述的阻变存储器单元，其特征在于，所述电极材料包括Ta、Ti、Cu、W、Pt、T...

【专利技术属性】
技术研发人员：郭奥，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31