【技术实现步骤摘要】
低阻抗显示器
本专利技术有关一种显示器，尤指一种源极驱动器和数据线之间无需设置多工器的显示器。
技术介绍
传统的平面显示器为了节省成本，会于源极驱动器和数据线之间设置多工器，以便能以较少输出接脚的源极驱动器驱动数量较多的数据线。然而，多工器本身具有高等效阻抗。因此，当传统的平面显示器具有高解析度或高图框率(framerate)，而使每个像素只分配到短暂的数据写入时间时，传统的平面显示器将面临无法将像素充电至预期电压电位的问题。有鉴于此，如何提供能应用于高解析度和高图框率的平面显示器，实为业界有待解决的问题。
技术实现思路
本专利技术提供一种低阻抗显示器。低阻抗显示器包含第一像素群组、第二像素群组和第一多工驱动线。第一像素群组包含第一像素和第二像素。第二像素群组包含第三像素和第四像素，其中第一像素群组和第二像素群组自数据线接收数据信号。第一多工驱动线耦接于第一像素和第三像素，用于接收第一多工信号。第一多工驱动线用于控制第一像素和第二像素依序接收数据信号，以及控制第三像素和第四像素依序接收数据信号。本专利技术提供另一种低阻抗显示器。低阻抗显示器包含第一像素群组、第二像素群组、第一多工驱动线、第二多工驱动线和第三多工驱动线。第一像素群组包含第一像素、第二像素和第三像素。第二像素群组包含第四像素、第五像素和第六像素，其中第一像素群组和第二像素群组自数据线接收数据信号。第一多工驱动线耦接于第三像素，用于接收第一多工信号。第二多工驱动线耦接于第一像素和第六像素，用于接收第二多工信号。第三多工驱...
【技术保护点】
1.一种低阻抗显示器，其特征在于，包含：/n一第一像素群组，包含一第一像素和一第二像素；/n一第二像素群组，包含一第三像素和一第四像素，其中该第一像素群组和该第二像素群组自一数据线接收一数据信号；以及/n一第一多工驱动线，耦接于该第一像素和该第三像素，用于接收一第一多工信号；/n其中该第一多工驱动线用于控制该第一像素和该第二像素依序接收该数据信号，以及控制该第三像素和该第四像素依序接收该数据信号。/n
【技术特征摘要】
20190415 TW 1081130971.一种低阻抗显示器，其特征在于，包含：
一第一像素群组，包含一第一像素和一第二像素；
一第二像素群组，包含一第三像素和一第四像素，其中该第一像素群组和该第二像素群组自一数据线接收一数据信号；以及
一第一多工驱动线，耦接于该第一像素和该第三像素，用于接收一第一多工信号；
其中该第一多工驱动线用于控制该第一像素和该第二像素依序接收该数据信号，以及控制该第三像素和该第四像素依序接收该数据信号。
2.如权利要求1所述的低阻抗显示器，其特征在于，另包含：
一第一水平驱动线，耦接于该第一像素和该第二像素，用于接收一第一控制信号；以及
一第二水平驱动线，耦接于该第三像素和该第四像素，用于接收一第二控制信号；
其中，该第一控制信号先于该第二控制信号致能。
3.如权利要求2所述的低阻抗显示器，其特征在于，其中，该第一像素包含：
一第一开关，包含一第一端、一第二端和一控制端，其中该第一开关的该第一端耦接于该数据线，该第一开关的该第二端耦接于一第一节点，该第一开关的该控制端耦接于该第一多工驱动线；
一第二开关，包含一第一端、一第二端和一控制端，其中该第二开关的该第一端耦接于该第一节点，该第二开关的该控制端耦接于该第一水平驱动线；以及
一第一电容，耦接于该第二开关的该第二端；
其中，该第二像素包含：
一第三开关，包含一第一端、一第二端和一控制端，该第三开关的该第一端耦接于一第二节点，该第三开关的该第二端耦接于该数据线，该第三开关的该控制端耦接于该第一水平驱动线；
一第四开关，包含一第一端、一第二端和一控制端，该第四开关的该第二端耦接于该第二节点，该第四开关的该控制端耦接于该第一水平驱动线；以及
一第二电容，耦接于该第四开关的该第一端。
4.如权利要求2所述的低阻抗显示器，其特征在于，其中，于一第一时段中，该第一控制信号和该第二控制信号皆为一致能电位，
于一第二时段中，该第一控制信号为一禁能电位，该第二控制信号为该致能电位，
该第一多工信号于该第一时段和该第二时段的每一者中，先为该致能电位，然后切换至该禁能电位。
5.一种低阻抗显示器，其特征在于，包含：
一第一像素群组，包含一第一像素、一第二像素和一第三像素；
一第二像素群组，包含一第四像素、一第五像素和一第六像素，其中该第一像素群组和该第二像素群组自一数据线接收一数据信号；
一第一多工驱动线，耦接于该第三像素，用于接收一第一多工信号；
一第二多工驱动线，耦接于该第一像素和该第六像素，用于接收一第二多工信号；以及
一第三多工驱动线，耦接于该第四像素，用于接收一第三多工信号；
其中，该些多工信号依据该第一多工信号、该第二多工信号以及该第三多工信号的顺序依序致能，且该第一多工信号和该第二多工信号的致能时间不互相重叠，该第二多工信号和该第三多工信号的致能时间不互相重叠。
6.如权利要求5所述的低阻抗显示器，其特征在于，另包含：
一第一水平驱动线，耦接于该第一像素和该第二像素，用于接收一第一控制信号；
一第二水平驱动线，耦接于该第三像素、该第四像素和该第五像素，用于接收一第二控制信号；以及
一第三水平驱动线，耦接于该第六像素，用于接收一第三控制信号；
其中，该些控制信号依据该第一控制信号、该第二控制信号以及该第三控制信号的顺序依序致能。
7.如权利要求6所述的低阻抗显示器，其特征在于，其中，该第一像素包含：
一第一开关，包含一第一端、一第二端和一控制端，其中该第一开关的该第一端耦接于一第一节点，该第一开关的该控制端耦接于该第一水平驱动线；
一第二开关，包含一第一端、一第二端和一控制端，其中该第二开关的该第一端耦接于一第二节点，该第二开关的该第二端耦接于该第一节点，该第二开关的该控制端耦接于该第二多工驱动线；以及
一第一电容，耦接于该第一开关的该第二端；
其中，该第二像素包含：
一第三开关，包含一第一端、一第二端和一控制端，其中该第三开关的该第一端耦接于一第三节点，该第三开关的该第二端耦接于该第二节点，该第三开关的该控制端耦接于该第一水平驱动线；
一第四开关，包含一第一端、一第二端和一控制端，其中该第四开关的该第一端耦接于该数据线，该第四开关的该第二端耦接于该第三节点，该第四开关的该控制端耦接于该第一水平驱动线；以及
一第二电容，耦接于该第二节点；
其中，该第三像素包含：
一第五开关，包含一第一端、一第二端和一控制端，其中该第五开关的该第一端耦接于一第四节点，该第五开关的该第二端耦接于该数据线，该第五开关的该控制端耦接于该第一多工驱动线；
一第六开关，包含一第一端、一第二端和一控制端，该第六开关的该第二端耦接于该第四节点，该第六开关的该控制端耦接于该第二水平驱动线；以及
一第三电容，耦接于该第六开关的该第一端。
8.如权利要求6所述的低阻抗显示器，其特征在于，其中，于一第一时段中，该第二控制信号维持于一致能电位，该第三控制信号维持于一禁能电位，且该第一时段包含：
一第一子时段，其中于该第一子时段中，该第一控制信号和该第二多工信号为该致能电位，该第一多工信号和该第三多工信号为该禁能电位；
一第二子时段，其中于该第二子时段中，该第一多工信号和该第一控制信号为该致能电位，该第二多工信号和该第三多工信号为该禁能电位；以及
一第三子时段，其中于该第三子时段中，该第一多工信号和该第三多工信号为该致能电位，该第一控制信号和该第二多工信号为该禁能电位。
9.如权利要求8所述的低阻抗显示器，其特征在于，其中，于一第二时段中，该第三控制信号维持于该致能电位，该第一多工信号和该第一控制信号维持于该禁能电位，且该第二时段包含：
一第四子时段，其中于该第四子时段中，该第二控制信号和该第三多工信号为该致能电位，该第二多工信号为该禁能电位；
一第五子时段，其中于该第五子时段中，该第二多工信号和该第二控制信号为该致能电位，该第三多工信号为该禁能电位；以及
一第六子时段，其中于该第六子时段中，该第二多工信号为该致能电位，该第二控制信号和该第三多工信号为该禁能电位。
10.一种低阻抗显示器，其特征在于，包含：
一第一像素群组，包含一第一像素、一第二像素和一第三像素；
一第二像素群组，包含一第四像素、一第五像素和一第六像素；
一第三像素群组，包含一第七像素、一第八像素和一第九像素；
一第四像素群组，包含一第十像素、一第十一像素和一第十二像素，其中该第一像素群组至该第四像素群组自一数据线接收一数据信号；
一第一多工驱动线，耦接于该第一像素群组和该第二像素群组，用于接收一第一多工信号；
一第二多工驱动线，耦接于该第一像素群组和该第二像素群组，用于接收一第二多工信号；
一第三多工驱动线，耦接于该第三像素群组和该第四像素群组，用于接收一第三多工信号；以及
一第四多工驱动线，耦接于该第三像素群组和该第四像素群组，用于接收一第四多工信号；
其中，该些多工信号依据该第一多工信号、该第二多工信号、该第三多工信号以及该第四多工信号的顺序依序致能，且该第一多工信号和该第三多工信号的致能时间不互相重叠，该第二多工信号和该第四多工信号的致能时间不互相重叠。
11.如权利要求10所述的低阻抗显示器，其特征在于，另包含：
一第一水平驱动线，耦接于该第一像素、该第...
【专利技术属性】
技术研发人员：林志隆，陈福星，陈力荣，张瑞宏，陈柏澍，许志丞，白承丘，
申请(专利权)人：友达光电股份有限公司，林志隆，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。