阵列基板、显示面板和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、显示面板和显示装置，涉及显示技术领域，阵列基板包括衬底基板和触控金属层、公共电极层和像素电极层；触控金属层包括多条第一触控线和多条虚拟触控线；公共电极层包括多个公共电极；像素电极层包括多个像素电极；公共电极包括多个第一刻缝和多个第二刻缝；在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，或/和第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距。本发明专利技术有效减小虚拟触控线和与其相邻的像素电极之间产生的耦合效应，提高显示效果。

Array base plate, display panel and display device

【技术实现步骤摘要】
阵列基板、显示面板和显示装置
本专利技术涉及显示
，更具体地，涉及一种阵列基板、显示面板和显示装置。
技术介绍
随着显示技术的不断发展，触控屏已经普及到人们的日常生活中。触摸屏按照组成结构可以分为：外挂式触摸屏(AddonModeTouchPanel)、覆盖表面式触摸屏(OnCellTouchPanel)以及内嵌式触摸屏(InCellTouchPanel)。其中，内嵌式触摸屏是将触摸屏的触控电极设置在液晶显示屏的内部，可以减薄模组整体的厚度，又可以大大降低触摸屏的制作成本，受到消费者和面板厂商的青睐。现有技术中，内嵌式触摸屏中相邻的像素电极之间设置有触控线或虚拟触控线，由于虚拟触控线处于浮空(floating)状态，虚拟触控线容易和与其相邻的像素电极之间产生耦合效应，破坏显示面板中现有的电场，影响显示面板的显示效果。
技术实现思路
有鉴于此，本专利技术提供了一种阵列基板、显示面板和显示装置，有效减小虚拟触控线和与其相邻的像素电极之间产生的耦合效应，提高显示效果。第一方面，本专利技术提供一种阵列基板，包括：衬底基板和依次设置于衬底基板一侧的触控金属层、公共电极层和像素电极层；触控金属层包括多条沿第一方向延伸的第一触控线、和多条沿第一方向延伸的虚拟触控线；公共电极层包括相互绝缘的多个公共电极，一个公共电极与至少一条第一触控线电连接；像素电极层包括呈阵列排布的多个像素电极，在垂直于衬底基板所在平面的方向上，一个公共电极与多个像素电极相交叠；沿第二方向排列的相邻两个像素电极之间设有一条第一触控线或一条虚拟触控线，其中，第一方向和第二方向相交；公共电极包括多个第一刻缝和多个第二刻缝，在垂直于衬底基板所在平面的方向上，第一刻缝与第一触控线至少部分交叠，第二刻缝与虚拟触控线至少部分交叠；在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，或/和第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距。第二方面，本专利技术提供一种显示面板，包括相对设置的阵列基板和彩膜基板、设置于阵列基板和彩膜基板之间的液晶层；其中，阵列基板为本专利技术提供的阵列基板。第三方面，本专利技术提供一种显示装置，包括本专利技术提供的显示面板。与现有技术相比，本专利技术提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：本专利技术提供的阵列基板包括衬底基板和依次设置于衬底基板一侧的触控金属层、公共电极层和像素电极层，触控金属层包括多条第一触控线和多条虚拟触控线，公共电极层包括相互绝缘的多个公共电极，公共电极在触控阶段复用为触控电极，一个公共电极与至少一条第一触控线电连接，通过第一触控线给与其电连接的公共电极提供信号，虚拟触控线不与公共电极电连接，即虚拟触控线处于浮空状态。像素电极层包括呈阵列排布的多个像素电极，沿第二方向排列的相邻两个像素电极之间设有一条第一触控线或一条虚拟触控线。由于虚拟触控线处于浮空状态，虚拟触控线和与其相邻的像素电极之间易发生耦合现象。本专利技术提供的阵列基板中，在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，即相对于现有技术，本专利技术提供的阵列基板中虚拟触控线和与其相邻的像素电极之间的间距缩小，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。或/和本申请提供的阵列基板中，第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距，由于公共电极层位于触控金属层和像素电极层之间，公共电极层对虚拟触控线和与其相邻的像素电极之间起到一定程度的屏蔽作用，相对于现有技术，本申请提供的阵列基板中第二刻缝和与其相邻的像素电极之间的间距缩小，公共电极对虚拟触控线和与其相邻的像素电极之间起到屏蔽作用的范围增大，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。当然，实施本专利技术的任一产品不必特定需要同时达到以上所述的所有技术效果。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1为本专利技术提供的一种阵列基板的平面示意图；图2是图1所述的阵列基板的A部的一种放大示意图；图3是图2所述的阵列基板沿A-A’的一种剖面图；图4是图1所述的阵列基板的A部的另一种放大示意图；图5是图1所述的阵列基板的A部的又一种放大示意图；图6是图1所述的阵列基板的A部的又一种放大示意图；图7是图2所述的阵列基板沿A-A’的另一种剖面图；图8是本专利技术提供的另一种阵列基板的平面示意图；图9是本专利技术提供的又一种阵列基板的结构示意图；图10是本专利技术提供的一种显示面板的结构示意图；图11是本专利技术提供的一种显示装置的平面结构示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图1为本专利技术提供的一种阵列基板的平面示意图，图2是图1所述的阵列基板的A部的一种放大示意图，图3是图2所述的阵列基板沿A-A’的一种剖面图，参考图1-图3，本实施例提供一种阵列基板，包括：衬底基板10和依次设置于衬底基板10一侧的触控金属层20、公共电极层30和像素电极层40；触控金属层20包括多条沿第一方向X延伸的第一触控线21、和多条沿第一方向X延伸的虚拟触控线22；公共电极层30包括相互绝缘的多个公共电极31，一个公共电极31与至少一条第一触控线21电连接；像素电极层40包括呈阵列排布的多个像素电极41，在垂直于衬底基板10所在平面的方向上，一个公共电极31与多个像素电极41相交叠；沿第二方向Y排列的相邻两个像素电极41之间设有一条第一触控线21或一条虚拟触控线22，其中，第一方向X和第二方向Y相交；公共电极31包括多个第一刻缝311和多个第二刻缝312，在垂直于衬底基板10所在平面的方向上，第一刻缝311与第一触控线21至少部分交叠，第二刻缝312与虚拟触控线22至少部分交叠；在第二方向Y上，虚拟触控线22和与其相邻的像素电极41之间的间距大于第一触控线21和与其相邻本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：衬底基板和依次设置于所述衬底基板一侧的触控金属层、公共电极层和像素电极层；/n所述触控金属层包括多条沿第一方向延伸的第一触控线、和多条沿所述第一方向延伸的虚拟触控线；/n所述公共电极层包括相互绝缘的多个公共电极，一个所述公共电极与至少一条所述第一触控线电连接；/n所述像素电极层包括呈阵列排布的多个像素电极，在垂直于所述衬底基板所在平面的方向上，一个所述公共电极与多个所述像素电极相交叠；/n沿第二方向排列的相邻两个所述像素电极之间设有一条所述第一触控线或一条所述虚拟触控线，其中，所述第一方向和所述第二方向相交；/n所述公共电极包括多个第一刻缝和多个第二刻缝，在垂直于所述衬底基板所在平面的方向上，所述第一刻缝与所述第一触控线至少部分交叠，所述第二刻缝与所述虚拟触控线至少部分交叠；/n在所述第二方向上，所述虚拟触控线和与其相邻的所述像素电极之间的间距大于所述第一触控线和与其相邻的所述像素电极之间的间距，或/和所述第二刻缝和与其相邻的所述像素电极之间的间距大于所述第一刻缝和与其相邻的所述像素电极之间的间距。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板和依次设置于所述衬底基板一侧的触控金属层、公共电极层和像素电极层；
所述触控金属层包括多条沿第一方向延伸的第一触控线、和多条沿所述第一方向延伸的虚拟触控线；
所述公共电极层包括相互绝缘的多个公共电极，一个所述公共电极与至少一条所述第一触控线电连接；
所述像素电极层包括呈阵列排布的多个像素电极，在垂直于所述衬底基板所在平面的方向上，一个所述公共电极与多个所述像素电极相交叠；
沿第二方向排列的相邻两个所述像素电极之间设有一条所述第一触控线或一条所述虚拟触控线，其中，所述第一方向和所述第二方向相交；
所述公共电极包括多个第一刻缝和多个第二刻缝，在垂直于所述衬底基板所在平面的方向上，所述第一刻缝与所述第一触控线至少部分交叠，所述第二刻缝与所述虚拟触控线至少部分交叠；
在所述第二方向上，所述虚拟触控线和与其相邻的所述像素电极之间的间距大于所述第一触控线和与其相邻的所述像素电极之间的间距，或/和所述第二刻缝和与其相邻的所述像素电极之间的间距大于所述第一刻缝和与其相邻的所述像素电极之间的间距。


2.根据权利要求1所述的阵列基板，其特征在于，
在所述第二方向上，所述虚拟触控线和与其相邻的所述像素电极之间的间距大于所述第一触控线和与其相邻的所述像素电极之间的间距；
所述第一触控线在所述第二方向上的线宽为d1，所述虚拟触控线在所述第二方向上的线宽为d2；其中，
d1＞d2，d1＞0，d2＞0。


3.根据权利要求1或2所述的阵列基板，其特征在于，
在所述第二方向上，所述第二刻缝和与其相邻的所述像素电极之间的间距大于所述第一刻缝和与其相邻的所述像素电极之间的间距；
所述第一刻缝在所述第二方向上的宽度为L1，所述第二刻缝在所述第二方向上的宽度为L2；其中，
L1＞L2，L1＞0，L2＞0。


4.根据权利要求1所述的阵列基板，其特征在于，
在所述第二方向上，所述第一刻缝的宽度大于所述第一触控线的线宽，所述第二刻缝的宽度大于所述虚拟触控线的线宽；
所述第一刻...

【专利技术属性】
技术研发人员：凌安恺，沈柏平，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建;35