GOA电路及显示面板制造技术

本申请公开了一种GOA电路及显示面板，不仅可以通过在下拉维持模块加入第十三晶体管，从而降低第十一晶体管源极与漏极之间的压差，进而抑制所述第一节点漏电，提高第一节点的高温界限，还可以通过在下拉维持模块加入第二十晶体管，从而降低第十九晶体管栅极与源极之间的压差，进而抑制所述第一节点漏电，提高第一节点的高温界限。

Goa circuit and display panel

【技术实现步骤摘要】
GOA电路及显示面板
本申请涉及移动通信
，尤其涉及移动设备
，具体涉及一种GOA电路及显示面板。
技术介绍
GOA(英文全称：GateDriveronArray，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。由于现有产品均需要经过产品可靠性测试，而产品可靠性测试时间较长，而且在产品可靠性测试的时候需要保持高温。而GOA电路在高温条件，某些晶体管就会出现严重的漏电现象，从而造成GOA电路漏电现象严重，高温界限不足。
技术实现思路
本申请实施例提供一种GOA电路及显示面板，可以解决现有GOA电路在进行产品可靠性测试时GOA电路漏电现象严重，高温界限不足的技术问题。本申请实施例一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：节点控制模块、级传模块、上拉模块、下拉模块、下拉维持模块以及自举电容；所述节点控制模块接入电源信号以及上一级级传信号，并电性连接于第一节点，所述节点控制模块用于根据所述上一级扫描信号以及所述上一级级传信号控制所述第一节点的电位；所述级传模块接入本级时钟信号，并电性连接于所述第一节点，所述级传模块用于在所述第一节点的电位控制下输出本级级传信号；所述上拉模块接入所述本级时钟信号，并电性连接于所述第一节点，所述上拉模块用于在所述第一节点的电位控制下输出本级扫描信号；所述下拉模块接入下一级扫描信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，所述下拉模块用于在所述下一级级传信号的控制下将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及在所述下一级级传信号的控制下将所述本级扫描信号下拉至所述第二参考低电平信号的电位；所述下拉维持模块接入电源信号、所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点，所述下拉维持模块用于根据所述第一控制信号、所述第一参考低电平信号以及所述第二参考低电平信号维持所述第一节点的电位以及所述本级扫描信号的电位；其中，所述下拉维持模块还用于当所述第一节点处于高电位时，抑制所述第一节点漏电；所述自举电容的第一端电性连接于所述第一节点，所述自举电容的第二端电性连接于所述本级扫描信号。在一些实施例中，所述节点控制模块包括第一晶体管；所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述电源信号，所述第一晶体管的漏极电性连接于所述第一节点。在一些实施例中，所述级传模块包括第二晶体管；所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述本级时钟信号，所述第二晶体管的漏极电性连接于所述本级级传信号。在一些实施例中，所述上拉模块包括第三晶体管；所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述本级时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。。在一些实施例中，所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号，所述第四晶体管的源极电性连接于所述第一参考低电平信号，所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的漏极电性连接于所述本级扫描信号。在一些实施例中，所述下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管；所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述电源信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第八晶体管的漏极电性连接，所述第七晶体管的漏极、所述第九晶体管的漏极、所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第二节点，所述第八晶体管的栅极、所述第九晶体管的栅极、所述第十一晶体管的漏极以及所述第十三晶体管的栅极、源极均电连接于所述第一节点，所述第十晶体管的漏极电性连接于本级扫描信号，所述第八晶体管的源极、所述第九晶体管的源极以及所述第十二晶体管的源极均电性连接于所述第一参考低电压信号、所述第十晶体管的源极电性连接于所述第二参考低电压信号、所述第十一晶体管的源极、所述第十二晶体管的漏极以及所述第十三晶体管的漏极电性连接于第三节点。在一些实施例中，当所述第一节点处于高电位时，所述第十三晶体管打开，以降低所述第十一晶体管源极与漏极之间的压差，抑制所述第一节点漏电。在一些实施例中，所述下拉维持模块包括第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管以及第二十晶体管；所述第十四晶体管的栅极、源极以及所述第十五晶体管的源极均电性连接于所述电源信号，所述第十四晶体管的漏极、所述第十五晶体管的栅极以及所述第十六晶体管的漏极电性连接，所述第十五晶体管的漏极、所述第十七晶体管的漏极、所述第十八晶体管的栅极、所述第十九晶体管的栅极以及所述第二十晶体管的漏极均电性连接于所述第二节点，所述第十六晶体管的栅极、所述第十七晶体管的栅极以及所述第十九晶体管的漏极均电连接于所述第一节点，所述第十六晶体管的源极、所述第十七晶体管的源极、所述第十九晶体管的源极以及所述第二十晶体管的源极均电性连接于所述第一参考低电压信号，所述第十八晶体管的源极电性连接于所述第二参考低电压信号，所述第十八晶体管的漏极电性连接于所述本级扫描信号，所述第二十晶体管的栅极电连接于所述本级级传信号。在一些实施例中，当所述本级扫描信号和所述本级级传信号处于高电位时，所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管以及所述第二十晶体管打开，以降低所述第十九晶体管栅极与源极之间的压差，抑制所述第一节点漏电。本申请实施例还提供一种显示面板，包括上述所述的GOA电路。本申请实施例提供的GOA电路及显示面板，不仅可以通过在下拉维持模块加入第十三晶体管，从而降低第十一晶体管源极与漏极之间的压差，进而抑制所述第一节点漏电，提高第一节点的高温界限，还可以通过在下拉维持模块加入第二十晶体管，从而降低第十九晶体管栅极与源极之间的压差，进而抑制所述第一节点漏电，提高第一节点的高温界限。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本申请实施例提供的GOA电路的结构示意图。图2为本申请实施例提供的GOA电路中一GOA单元的第一电路示意图。图3为本申请实施例提供的GOA电路中一GOA单元的第二电路示意图。图4为本申请实施例提供的GOA电路中一GOA单元的第三电路示意图。图5为本申请实施例提供的GOA电路中一GOA单元的信号时序图。图6为本申请实施例提供的显示面板的结构示意图。具体实施方式下面将结合本申请本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：节点控制模块、级传模块、上拉模块、下拉模块、下拉维持模块以及自举电容；/n所述节点控制模块接入电源信号以及上一级级传信号，并电性连接于第一节点，所述节点控制模块用于根据所述电源信号以及所述上一级级传信号控制所述第一节点的电位；/n所述级传模块接入本级时钟信号，并电性连接于所述第一节点，所述级传模块用于在所述第一节点的电位控制下输出本级级传信号；/n所述上拉模块接入所述本级时钟信号，并电性连接于所述第一节点，所述上拉模块用于在所述第一节点的电位控制下输出本级扫描信号；/n所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，所述下拉模块用于在所述下一级级传信号的控制下将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及在所述下一级级传信号的控制下将所述本级扫描信号下拉至所述第二参考低电平信号的电位；/n所述下拉维持模块接入电源信号、所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点，所述下拉维持模块用于根据所述电源信号、所述第一参考低电平信号以及所述第二参考低电平信号维持所述第一节点的电位以及所述本级扫描信号的电位；其中，所述下拉维持模块还用于当所述第一节点处于高电位时，抑制所述第一节点漏电；/n所述自举电容的第一端电性连接于所述第一节点，所述自举电容的第二端电性连接于所述本级扫描信号。/n...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：节点控制模块、级传模块、上拉模块、下拉模块、下拉维持模块以及自举电容；
所述节点控制模块接入电源信号以及上一级级传信号，并电性连接于第一节点，所述节点控制模块用于根据所述电源信号以及所述上一级级传信号控制所述第一节点的电位；
所述级传模块接入本级时钟信号，并电性连接于所述第一节点，所述级传模块用于在所述第一节点的电位控制下输出本级级传信号；
所述上拉模块接入所述本级时钟信号，并电性连接于所述第一节点，所述上拉模块用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，所述下拉模块用于在所述下一级级传信号的控制下将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及在所述下一级级传信号的控制下将所述本级扫描信号下拉至所述第二参考低电平信号的电位；
所述下拉维持模块接入电源信号、所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点，所述下拉维持模块用于根据所述电源信号、所述第一参考低电平信号以及所述第二参考低电平信号维持所述第一节点的电位以及所述本级扫描信号的电位；其中，所述下拉维持模块还用于当所述第一节点处于高电位时，抑制所述第一节点漏电；
所述自举电容的第一端电性连接于所述第一节点，所述自举电容的第二端电性连接于所述本级扫描信号。


2.根据权利要求1所述的GOA电路，其特征在于，所述节点控制模块包括第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述电源信号，所述第一晶体管的漏极电性连接于所述第一节点。


3.根据权利要求1所述的GOA电路，其特征在于，所述级传模块包括第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述本级时钟信号，所述第二晶体管的漏极电性连接于所述本级级传信号。


4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述本级时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。


5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四晶体管以及第五晶体管；
所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级级传信号，所述第四晶体管的源极电性连接于所述第一参考低电平信号，所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶...

【专利技术属性】
技术研发人员：朱静，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：广东;44