具有沟槽型栅极的器件的制作方法技术

本申请公开了一种具有沟槽型栅极的器件的制作方法，涉及半导体制造领域。该方法包括提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。

Fabrication of devices with groove gate

【技术实现步骤摘要】
具有沟槽型栅极的器件的制作方法
本申请涉及半导体制造领域，具体涉及一种具有沟槽型栅极的器件的制作方法。
技术介绍
具有沟槽型栅极结构的MOS器件，比如TrenchIGBT、TrenchVDMOS，在实际应用中因为栅氧关断时的寄生电容放电过程会导致栅端有一个尖峰电压，因此要求栅端能够承受较高的负向击穿电压。目前栅氧化层的材料一般是二氧化硅，单纯的增加栅氧化层的厚度无法提高栅端的负向击穿电压。
技术实现思路
为了解决现有技术的问题，本申请提供了一种具有沟槽型栅极的器件的制作方法。该技术方案如下：一方面，本申请实施例提供了一种具有沟槽型栅极的器件的制作方法，该方法包括：提供一衬底，在衬底内制作沟槽型栅极；在衬底表面沉积TEOS作为层间介质层；通过光刻工艺形成接触孔图形；根据接触孔图形刻蚀层间介质层，得到接触孔。可选的，通过光刻工艺形成接触孔图形之前，还包括：向TEOS层内注入氩离子。可选的，氩离子的注入剂量为1E12～5E13离子/m3，氩离子的注入能量为80keV～450keV。可选的，在衬底表面沉积TEOS作为层间介质层，包括：通过PECVD工艺在衬底表面沉积TEOS作为层间介质层。可选的，层间介质层的厚度至少为1000A。可选的，在衬底内制作沟槽型栅极，包括：通过光刻工艺在衬底表面形成沟槽图形；根据沟槽图形刻蚀衬底，得到沟槽；生长栅氧化层，栅氧化层覆盖沟槽的侧面和底部；沉积多晶硅，形成沟槽型栅极。可选的，根据接触孔图形刻蚀层间介质层，得到接触孔，包括：根据接触孔图形，通过湿法刻蚀工艺和/或干法刻蚀工艺刻蚀层间介质层，得到接触孔。可选的，方法至少应用于TrenchIGBT、TrenchVDMOS、Trench超结VDMOS。本申请技术方案，至少包括如下优点：通过提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。附图说明为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请实施例提供的一种具有沟槽型栅极的器件的制作方法的流程图；图2是本申请实施例提供的TrenchVDMOS的BVGSS曲线的示意图；图3是本申请实施例提供的另一种具有沟槽型栅极的器件的制作方法的流程图；图4是一种显微镜图片的局部示意图。具体实施方式下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。相关技术中，在衬底上制作完成沟槽型栅极后，在衬底表面先淀积一层低温氧化层，再淀积BPSG(硼磷硅玻璃)，然后经过高温回流使表面平整，之后再制作接触孔。在具有沟槽型栅极的器件中，栅氧化层沿沟槽的侧壁生长，栅氧化层的上方就是层间介质层。单纯的增加栅氧化层的厚度，并不能提高器件栅端的负向击穿电压；此外，在某些情况下，使用BPSG作为层间介质层材料，BPSG中的高浓度硼磷会通过氧化层继续扩散，从而影响到器件的栅氧质量。请参考图1，本申请实施例提供了一种具有沟槽型栅极的器件的制作方法的流程图，如图1所示，该方法可以包括如下步骤：步骤101，提供一衬底，在衬底内制作沟槽型栅极。步骤102，在衬底表面沉积TEOS作为层间介质层。采用CVD(ChemicalVaporDeposition，化学气相沉积)工艺在衬底表面沉积TEOS(正硅酸乙酯)，层间介质层的材料为TEOS。步骤103，通过光刻工艺形成接触孔图形。通过光刻工艺在TEOS层表面形成接触孔图形。步骤104，根据接触孔图形刻蚀层间介质层，得到接触孔。根据接触孔图形刻蚀TEOS层，得到接触孔。在现有技术中，完成沟槽型栅极的制作后，在衬底表面先沉积一层低温氧化层，然后再沉积BPSG(硼磷硅玻璃)作为层间介质层。以TrenchVDMOS为例，如图2所示，曲线21为采用BPSG作为层间介质层制作的TrenchVDMOS的BVGSS(栅源耐压)曲线，曲线22为本申请实施例提供的方法制作的TrenchVDMOS的BVGSS曲线，IGSS表示漏泄电流，VG表示栅端电压，从图2可以看出，采用申请实施例提供的方法制作的TrenchVDMOS的栅端负向击穿电压提高。综上所述，本申请实施例通过提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。请参考图3，本申请实施例提供了另一种具有沟槽型栅极的器件的制作方法的流程图，如图3所示，该方法可以包括如下步骤：步骤301，提供一衬底，通过光刻工艺在衬底表面形成沟槽图形。在衬底表面旋涂光刻胶，通过光刻工艺将沟槽掩膜版上沟槽图形复制到衬底表面。步骤302，根据沟槽图形刻蚀衬底，得到沟槽。步骤303，生长栅氧化层，栅氧化层覆盖沟槽的侧面和底部。可选的，通过热氧化技术在沟槽壁上形成本文档来自技高网...

【技术保护点】
1.一种具有沟槽型栅极的器件的制作方法，其特征在于，所述方法包括：/n提供一衬底，在所述衬底内制作沟槽型栅极；/n在所述衬底表面沉积TEOS作为层间介质层；/n通过光刻工艺形成接触孔图形；/n根据所述接触孔图形刻蚀所述层间介质层，得到接触孔。/n

【技术特征摘要】
1.一种具有沟槽型栅极的器件的制作方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底内制作沟槽型栅极；
在所述衬底表面沉积TEOS作为层间介质层；
通过光刻工艺形成接触孔图形；
根据所述接触孔图形刻蚀所述层间介质层，得到接触孔。


2.根据权利要求1所述的方法，其特征在于，所述通过光刻工艺形成接触孔图形之前，还包括：
向所述TEOS层内注入氩离子。


3.根据权利要求2所述的方法，其特征在于，所述氩离子的注入剂量为1E12～5E13离子/m3，所述氩离子的注入能量为80keV～450keV。


4.根据权利要求1至3任一所述的方法，其特征在于，所述在衬底表面沉积TEOS作为层间介质层，包括：
通过PECVD工艺在所述衬底表面沉积TEOS作为层间介质层。

【专利技术属性】
技术研发人员：杨继业，潘嘉，赵龙杰，黄璇，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31