阵列基板及其制备方法技术

本发明专利技术公开了一种阵列基板及其制备方法，该制备方法包括：提供一衬底基板，在所述衬底基板上制备薄膜晶体管阵列；在所述薄膜晶体管阵列上依次制备钝化保护层、彩色滤光层和有机绝缘层；在所述有机绝缘层上采用第一成膜参数制备第一像素电极层；在所述第一像素电极层上采用第二成膜参数制备第二像素电极层。相较于现有技术中阵列基板的制备方法，本发明专利技术通过ITO分步成膜的方法来改善ITO的倒角现象，通过在制备像素电极时采用不同的成膜参数制备第一像素电极层和第二像素电极层，使得第一像素电极层的结晶度和第二像素电极层的结晶度接近，进而使得第一像素电极层的蚀刻速率和第二像素电极层的蚀刻速率大致相等，避免ITO出现倒角现象。

Array substrate and its preparation

【技术实现步骤摘要】
阵列基板及其制备方法
本专利技术涉及显示
，具体涉及一种阵列基板及其制备方法。
技术介绍
薄膜晶体管(ThinFilmTransistor，TFT)-液晶显示器(LiquidCrystalDisplay，LCD)液晶面板包括阵列基板、彩膜基板及夹在阵列基板和彩膜基板中间的液晶层，其是利用电路产生电场驱动液晶分子，藉由液晶物理特性产生不同的光学效应，再对应彩膜基板上RGB三原色的变化，实现全彩显示影像。COA(colorfilteronarray)技术是将彩色滤光片(colorfilter，CF)制作在TFT侧的一种技术，其最大效益是能减少寄生电容提高产品开口率，阵列基板侧聚合物薄膜(PolymerFilmonArray，PFA)技术产品也具有相同功能，业界像夏普等公司就有利用此技术来取代COA技术。目前市面上较为流行高端的大尺寸产品是COA/PFA综合技术，其TFT侧基板基本架构为：黄光蚀刻制程制备第一金属层；黄光蚀刻制程制备栅极绝缘层、有源层和非晶硅层；黄光蚀刻制程制备第二金属层；黄光蚀刻制程制备SINx保护层；然后制备R/G/B彩色绿光层(colourfilter，CF)层；制备PFA有机绝缘膜保护层；最后进行氧化铟锡(Indiumtinoxide，ITO)像素电极制作。ITO为透明氧化铟锡导电材料，一般通过ITO靶材物理气相沉积(PhysicalVapourDeposition，PVD)溅射层膜。不同的基底材质对ITO成膜状况影响很大，例如，在SINx基板和PFA有机绝缘膜基板上成膜表现不同，进一步研究发现在不同材料体系，如硅氧烷和亚克力材料体系PFA有机绝缘膜上表现也是不同的。研究发现，ITO在成膜在基板表面及膜层内部结晶状况差异较大，在基板表面结晶较差，远离基板结晶较为完全。基于以上原因，ITO在显影后进行湿蚀刻/光阻剥离时容易出现基板面蚀刻速率快，远离基板蚀刻速率慢的现象。远离基板蚀刻速率慢，从而ITO出现倒角现象。ITO倒角现象的出现，会导致一系列产品问题产生，如倒角严重容易导致ITO出现剥落，基板电性异常，以及导致后续间隔子(PhotoSpacer，PS)成膜困难，导致PS破膜。综上所述，现有技术中ITO导电玻璃存在上下表面因蚀刻速度不同形成倒角的技术问题。
技术实现思路
本专利技术实施例提供一种阵列基板及其制备方法，用于解决现有技术中ITO导电玻璃存在上下表面因蚀刻速度不同形成倒角的技术问题。为解决上述问题，第一方面，本专利技术提供一种阵列基板的制备方法，包括：提供一衬底基板，在所述衬底基板上制备薄膜晶体管阵列；在所述薄膜晶体管阵列上依次制备钝化保护层、彩色滤光层和有机绝缘层；在所述有机绝缘层上采用第一成膜参数制备第一像素电极层；在所述第一像素电极层上采用第二成膜参数制备第二像素电极层。在本专利技术的一些实施例中，制备所述第一像素电极层与所述第二像素电极层时采用物理气相沉积中的溅射镀膜法。在本专利技术的一些实施例中，所述第一成膜参数与所述第二成膜参数在溅射气体的流量、反应性气体的流量以及溅射功率中的至少一个参数不同。在本专利技术的一些实施例中，所述第一成膜参数包括：溅射功率10kw～12kw，氩气流量100sccm～300sccm，水蒸气流量8sccm～12sccm，氧气流量0sccm～4sccm。在本专利技术的一些实施例中，所述第二成膜参数包括：溅射功率10kw～12kw，氩气流量100sccm～300sccm，水蒸气流量4sccm～8sccm，氧气流量0sccm～4sccm。在本专利技术的一些实施例中，所述第一像素电极层与所述第二像素电极层的材质包括氧化铟锡、氧化铟锌或氧化锡。在本专利技术的一些实施例中，所述第一像素电极层与所述第二像素电极层的厚度相等。在本专利技术的一些实施例中，所述薄膜晶体管阵列包括第一金属层、栅极绝缘层、有源层、非晶硅层和第二金属层。在本专利技术的一些实施例中，制备所述薄膜晶体管阵列和所述钝化保护层采用黄光蚀刻制程。第二方面，本专利技术还提供一种阵列基板，采用如上所述制备方法得到，所述阵列基板包括：衬底基板；形成于所述衬底基板上的薄膜晶体管阵列；依次层叠在所述薄膜晶体管阵列上的钝化保护层、彩色滤光层和有机绝缘层；与所述薄膜晶体管阵列相连接的像素电极，所述像素电极包括第一像素电极层和第二像素电极层。相较于现有技术中阵列基板的制备方法，本专利技术通过ITO分步成膜的方法来改善ITO的倒角现象，通过在制备像素电极时采用不同的成膜参数制备第一像素电极层和第二像素电极层，使得第一像素电极层的结晶度和第二像素电极层的结晶度接近，进而使得第一像素电极层的蚀刻速率和第二像素电极层的蚀刻速率大致相等，避免ITO出现倒角现象。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中像素电极的结构示意图；图2为本专利技术一个实施例中阵列基板的结构示意图；图3为本专利技术一个实施例中制备方法的流程图；及图4为本专利技术一个实施例中像素电极的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。现有技术中，如图1所示，为现有技术中像素电极的结构示意图。所述像素电极600设置于所述有机绝缘层500之上，所述像素电极500存在上下表面因蚀刻速度不同形成倒角的技术问题。基于此，本专利技术实施例提供一种阵列基板及其制备方法。以下分别进行详细说明。首先，本专利技术实施例提供一种阵列基板的制备方法，如图2和图3所示，图2为本专利技术一个实施例中阵列基板的结构示意图，图3为本专利技术一个实施例中制备方法的流程图。包括以下步骤：S1、提供一衬底基板本文档来自技高网...

【技术保护点】
1.一种阵列基板的制备方法，其特征在于，包括：/n提供一衬底基板，在所述衬底基板上制备薄膜晶体管阵列；/n在所述薄膜晶体管阵列上依次制备钝化保护层、彩色滤光层和有机绝缘层；/n在所述有机绝缘层上采用第一成膜参数制备第一像素电极层；/n在所述第一像素电极层上采用第二成膜参数制备第二像素电极层。/n

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底基板，在所述衬底基板上制备薄膜晶体管阵列；
在所述薄膜晶体管阵列上依次制备钝化保护层、彩色滤光层和有机绝缘层；
在所述有机绝缘层上采用第一成膜参数制备第一像素电极层；
在所述第一像素电极层上采用第二成膜参数制备第二像素电极层。


2.根据权利要求1所述的制备方法，其特征在于，制备所述第一像素电极层与所述第二像素电极层时采用物理气相沉积中的溅射镀膜法。


3.根据权利要求1所述的制备方法，其特征在于，所述第一成膜参数与所述第二成膜参数在溅射气体的流量、反应性气体的流量以及溅射功率中的至少一个参数不同。


4.根据权利要求1所述的制备方法，其特征在于，所述第一成膜参数包括：溅射功率10kw～12kw，氩气流量100sccm～300sccm，水蒸气流量8sccm～12sccm，氧气流量0sccm～4sccm。


5.根据权利要求1所述的制备方法，其特征在于，所述第二成膜参数包括：溅射功率10kw～12kw，氩气流量...

【专利技术属性】
技术研发人员：李兰艳，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44