电子装置中的泄漏电流降低制造方法及图纸

本申请案针对电子装置中的泄漏电流降低。当在例如不活动(例如，备用)模式的第一模式中操作时，电子装置可能易受泄漏电流的影响。为了减轻泄漏电流，电子装置可以包含以共源共栅配置耦合的晶体管，其中所述共源共栅配置中的漏极侧晶体管的栅极经配置以通过可调整(例如，动态)控制信号加偏压。当所述晶体管为不活动(例如，“关断”)时，可以调整所述控制信号以防止与所述不活动的晶体管相关联的泄漏。此外，所述共源共栅配置中的源极侧晶体管可以经配置以具有高阈值电压(例如，相对于所述漏极侧晶体管)。

Leakage current reduction in electronics

【技术实现步骤摘要】
电子装置中的泄漏电流降低交叉参考本专利申请案主张2018年11月30日提交申请的标题为“电子装置中的泄漏电流降低(LEAKAGECURRENTREDUCTIONINELECTRONICDEVICES)”的美国专利申请案第16/205,953号的优先权，所述专利申请案转让给本专利技术的受让人且以全文引用的方式明确并入本文中。

涉及电子装置中的泄漏电流降低。
技术介绍
以下内容通常涉及泄漏电流降低，且更具体来说涉及晶体管的泄漏电流降低。在电气装置(例如，集成电路)中，当装置处于备用状态(其也可被称作为不活动、闲置或关断状态)时，泄漏电流可能会导致不希望的功耗。例如，甚至在晶体管经配置以处于关断(例如，关机)状态时，晶体管也可以传导非零量的泄漏电流。当电气装置处于备用状态时，电气装置中的多个此类晶体管可各自有助于泄漏电流的总量，且因此有助于电气装置的功耗的总量。存储器装置为可以利用一或多个晶体管的装置类型的一个实例。存储器装置广泛地用以在例如计算机、相机、数字显示器等各种电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。例如，二进制装置具有两种状态，通常用逻辑“1”或逻辑“0”表示。在其它系统中，可存储多于两种状态。为了存取经存储信息，电子装置的组件可在存储器装置中读取或感测经存储状态。为了存储信息，电子装置的组件可在存储器装置中写入或编程状态。存储装置可以使用反相器来接收具有第一逻辑状态(例如，逻辑“0”)的信号并输出具有第二逻辑状态(例如，逻辑“1”)的信号。<br>期望用于降低与晶体管相关联的泄漏电流的改进解决方案，无论晶体管是包含在存储器装置还是另一类型的电子装置和/或系统内。
技术实现思路
本专利技术描述一种方法。在一些实例中，所述方法可以包含：在第一晶体管和第二晶体管处接收输入信号；将动态控制信号施加到以共源共栅配置与所述第二晶体管耦合的第三晶体管的栅极；在施加所述动态控制信号之后，撤销激活所述输入信号；及至少部分地基于撤销激活所述输入信号来调整所述动态控制信号的电压。本专利技术描述一种设备。在一些实例中，所述设备可以包含：第一晶体管，其与输入线耦合且经配置以接收来自所述输入线的输入信号；第二晶体管，其与所述输入线耦合并经配置以从所述输入线接收所述输入信号；及第三晶体管，其以共源共栅配置与所述第二晶体管耦合，且经配置以至少部分地基于接收到所述动态控制信号而接收动态控制信号并输出输出信号。本专利技术描述一种设备。在一些实例中，所述设备可以包含：第一晶体管，其与输入线耦合且经配置以具有以第一电压加偏压的源极；第二晶体管，其与所述输入线耦合且经配置以具有以第二电压加偏压的源极；及第三晶体管，其共源共栅配置与所述第二晶体管耦合，其中反相器包括所述第一晶体管、所述第二晶体管和所述第三晶体管。附图说明图1根据本专利技术的实例说明支持电子装置中的泄漏电流降低的存储器阵列的实例。图2和3根据本专利技术的实例说明支持电子装置中的泄漏电流降低的实例电路。图4根据本专利技术的方面说明支持电子装置中的泄漏电流降低的存储器阵列的实例。图5根据本专利技术的方面说明操作支持电子装置中的泄漏电流降低的电路的实例时序图。图6根据本专利技术的方面说明支持电子装置中的泄漏电流降低的装置的框图。图7到9根据本专利技术的态样展示说明支持电子装置中的泄漏电流降低的方法的流程图。具体实施方式晶体管可以在一些状况下概念化为完美的开关，意指在“关断”状态时(例如，在关机模式中加偏压时)作为具有无限电阻的开路和在“接通”状态时(例如，在饱和模式下加偏压时)作为具有零电阻的短路。然而，如实际上在电子装置中(例如，在集成电路中)实施的晶体管可能不是理想的，且因此可以允许一些电流甚至在名义上处于关断状态时流动，且当在接通状态中时展现非零电阻。当晶体管处于关断状态时流过晶体管的电流可以被称作为泄漏电流，且可能导致对应量的不期望功耗，以及其它不利条件。一些晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)可以展现被称作为栅致漏极泄漏(GIDL)的泄漏电流类型。晶体管的栅极和漏极可在晶体管内空间上重叠，且所述重叠区域中的电荷的放大可以导致GIDL。因此，GIDL的量值或量可以与晶体管的漏极和栅极之间的电压差成比例。例如，在NMOS晶体管中，可能在晶体管的漏极处于比晶体管的栅极高的电压时发生GIDL，且GIDL可能在漏极处的电压与栅极处的电压之间的差增加时增加。相反地，在PMOS晶体管中，可能在晶体管的栅极处于比晶体管的漏极高的电压时发生GIDL，且GIDL可能在栅极处的电压与漏极处的电压之间的差增加时增加。另外或替代地，一些晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)可以展现被称作为阈下泄漏(ISUB)的泄漏电流类型。ISUB通常可以指代当晶体管的栅极的电压和晶体管的源极的电压(栅极-源极电压)之间的差低于晶体管的阈值电压(Vth)时发生的泄漏电流。随着电子装置中的供应电压的量值降低，可以对应地降低晶体管的阈值电压。且随着晶体管的阈值电压的降低，与晶体管接通相关联的栅极-源极电压之间的差与与晶体管关断相关联的栅极-源极电压之间的差可对应地地降低，使得降低的阈值电压可以对应于完全“关断”晶体管的降低(减弱)能力。ISUB的量或量值可以与Vth成反比，且具有高Vth的晶体管可以相对于具有低Vth的晶体管展现降低ISUB。此外，ISUB可以从晶体管的漏极流到源极，且因此也可以与晶体管的漏极与源极之间的电压差成比例，使得降低晶体管的漏极与源极之间的电压差可能会降低ISUB。GIDL、ISUB和其它形式的泄漏电流可能是不期望的，因为其可能导致功耗增加，且以其它方式缩小电子装置的整体性能。本文中所描述的技术可以有益地减少电子装置中的泄漏电流(例如，GIDL和ISUB)，包含用于当装置处于备用模式时经配置以处于关断状态的晶体管。例如，在一些状况下，电子装置中的单个晶体管可能会被呈共源共栅布置的两个晶体管代替。此外，在一些状况下，可以在共源共栅布置中利用具有相对高的Vth的至少一个晶体管(例如，与电子装置中的一或多个其它晶体管相比)。例如，在两个晶体管的共源共栅中，第一晶体管可以具有与第二晶体管的漏极耦合，且第二晶体管的源极可以用作共源共栅布置的源极，而第一晶体管的漏极可以用作所述共源共栅布置的漏极。因此，第一晶体管可以被称作为共源共栅布置的漏极侧晶体管，而第二晶体管可以被称作为共源共栅布置的源极侧晶体管。在一些状况下，源极侧晶体管可以具有相对高的Vth(例如，与电子装置中的一或多个其它晶体管相比，包含可能与漏极侧晶体管相比)，可以有利地降通过共源共栅布置的泄漏电流(例如，ISUB)。一些实例可以放弃在备用模式期间经配置以接通的晶体管的共源共栅布置，且在源极侧晶体管经配置以在备用模式期间关断的情况下，可以利用其中至少源极侧晶体管具有相对高的Vth的共源共栅布置。另外或替代地，共源共栅布置中的漏极侧晶体管可以具有经本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n在第一晶体管和第二晶体管处接收输入信号；/n将动态控制信号施加到以共源共栅配置与所述第二晶体管耦合的第三晶体管的栅极；/n在施加所述动态控制信号之后，撤销激活所述输入信号；及/n至少部分地基于撤销激活所述输入信号来调整所述动态控制信号的电压。/n

【技术特征摘要】
20181130 US 16/205,9531.一种方法，其包括：
在第一晶体管和第二晶体管处接收输入信号；
将动态控制信号施加到以共源共栅配置与所述第二晶体管耦合的第三晶体管的栅极；
在施加所述动态控制信号之后，撤销激活所述输入信号；及
至少部分地基于撤销激活所述输入信号来调整所述动态控制信号的电压。


2.根据权利要求1所述的方法，其进一步包括：
将所述第二晶体管的源极加偏压到第二电压，其中调整所述动态控制信号的所述电压包括。


3.根据权利要求1所述的方法，其进一步包括：
将所述第一晶体管的源极加偏压到大于所述动态控制信号的最大电压的第一电压。


4.根据权利要求1所述的方法，其中：
将所述输入信号撤销激活包括将所述输入信号的所述电压维持在恒定电平。


5.根据权利要求1所述的方法，其中：
撤销激活所述输入信号包括将所述输入信号从所述第一晶体管和所述第二晶体管移除。


6.根据权利要求1所述的方法，其进一步包括：
在第四晶体管和第六晶体管处接收输出信号；
在撤销激活所述输入信号之前，将第二动态控制信号施加到以共源共栅配置与所述第四晶体管耦合的第五晶体管的栅极；及
至少部分地基于撤销激活所述输入信号来调整所述第二动态控制信号的电压。


7.一种设备，其包括：
第一晶体管，其与输入线耦合且经配置以从所述输入线接收输入信号；
第二晶体管，其与所述输入线耦合且经配置以从所述输入线接收所述输入信号；及
第三晶体管，其以共源共栅配置与所述第二晶体管耦合，且经配置以接收动态控制信号且至少部分地基于接收到所述动态控制信号来输出输出信号。


8.根据权利要求7所述的设备，其中所述第一晶体管的源极经配置从而以大于所述动态控制信号的最大电压的第一电压加偏压。


9.根据权利要求8所述的设备，其中所述第二晶体管的源极经配置从而以第二电压加偏压，且其中所述动态控制信号经配置以具有小于所述第一电压和所述第二电压之间的差的电压摆幅。


10.根据权利要求7所述的设备，其进一步包括：
反相器，其包括所述第一晶体管、所述第二晶体管和所述第三晶体管；
第四晶体管，其与所述反相器的输出线耦合，且经配置以接收来自所述输出线的所述输出信号；
第五晶体管，其以共源共栅配置与所述第四晶体管耦合，其中所述第五晶体管经配置以接收第二动态控制信号且至少部分地基于接收到所述第二动态控制信号而输出第二输出信号；
第六晶体管，其与所述反相器的所述输出线耦合，其中所述第六晶体管经配置以从所述输出线接收所述输出信号；及
第七晶体管，其以共源共栅配置与所述第六晶体管耦合，其中所述第七晶体管经配置以至少部分地基于所述第六晶体管接收到所述输出信号来输出所述第二输出信号。


11.根据权利要求10所述的设备，其进一步包括：
第二反相器，...

【专利技术属性】
技术研发人员：赤松广志，南基俊，J·D·波特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US