一种应用于Sigma-Delta调制器中的求和-量化电路制造技术

Sigma‑Delta ADC是现代语音频带和高分辨率精密测量领域应用最广泛的转换器。它利用过采样和噪声整形技术，以较低的模拟电路复杂度达到了更高的精度。在Sigma‑Delta ADC的两类主流架构中，前馈结构更利于实现低功耗，但其主要难点在于量化器前端的求和电路的设计。本发明专利技术提出一种应用于前馈型Sigma‑Delta调制器中的求和‑量化电路，属于模拟集成电路技术领域，具体为在一个单纯由开关和电容阵列组成的无源网络中，利用电荷重分配技术得到一个包含各输入电压与参考电压的输出电压，并使用后端的比较器判断该电压的极性，从而同时实现求和‑量化的功能。

A sum quantization circuit applied to sigma delta modulator

【技术实现步骤摘要】
一种应用于Sigma-Delta调制器中的求和-量化电路
本专利技术提出一种应用于前馈型Sigma-Delta调制器中的求和-量化电路，属于模拟集成电路
，具体为在一个单纯由开关和电容阵列组成的无源网络中，利用电荷重分配技术得到一个包含各输入电压与参考电压的输出电压，并使用后端的比较器判断该电压的极性，从而同时实现求和-量化的功能。
技术介绍
随着便携化电子设备的出现，高精度和高能效成为了信号转换器的主要发展方向。随着集成电路产业的发展，数字电路以其更高的可靠性和更完善的电子设计自动化技术而越来越受到青睐，所以能实现模拟和数字信号的转换的模拟数字转换器(ADC)就成为了信号转换的桥梁，它的性能直接决定了进入数字处理的信号的质量。Sigma-DeltaADC是现代语音频带和高分辨率精密测量领域应用最广泛的转换器。它利用过采样和噪声整形技术，用速度换取精度，以较低的模拟电路复杂度达到了更高的精度。因此，如何在实现高精度转换的同时降低系统的功耗成为当下主流的研究热点。当前Sigma-Delta调制器主要由两大基本结构——反馈结构(FB)与前馈结构(FF)组成。其中，前馈结构更利于实现低功耗。因为，虽然反馈结构可以获得较好的信号传输函数(SignalTransferFunction,STF)，但它需要较大的积分器电压幅度范围，这就要求每级积分器中的跨导运放实现高压摆率与大摆幅，从而增大了功耗；而前馈结构大大降低了积分器的电压幅度范围，从而降低了每级积分器中跨导运放的设计要求。因此，低功耗Sigma-Delta调制器多采用高阶前馈型系统。然而高阶前馈型Sigma-Delta调制器的难点之一在于求和电路的设计。前馈型Sigma-Delta调制器需要在量化器前对所有积分器的输出进行求和。一类经典的求和策略是使用开关电容阵列，利用电荷重分配的特性对输入电压进行求和。然而这种方法最后得到的输出结果是一个被衰减的且受节点寄生电容影响的不准确结果，对后续的量化器设计形成了不小的挑战。另一类经典的求和策略是使用额外的运放，构建一个有源负反馈环路来得到准确的求和结果。然而在这种求和方法中，环路的反馈系数会随着求和信号数量的增加而线性下降，从而对运放建立速度的要求升高。这样会导致运放功耗增加，甚至会超过环路中积分器减少的部分。综上，为了降低前馈型Sigma-Delta调制器的整体功耗，需要设计一种既可以实现较为精准的求和功能，同时也不会带来较大额外功耗的求和电路。
技术实现思路
本专利技术要解决的是前馈型Sigma-Delta调制器中的求和电路，在低功耗实现的情况下准确度有限，而在准确性足够的情况下功耗过高的问题。本专利技术旨在构建一种全无源的量化电路，其量化对象直接为输入信号与参考信号的比例之和，从而同时实现求和与量化功能。该电路的量化结果不受寄生电容影响，保证了准确性，同时全无源实现的方式也确保了较低的整体功耗。本专利技术提出一种应用于前馈型Sigma-Delta调制器的求和-量化电路，旨在以较低的功耗实现相对准确的多路信号求和功能，同时完成量化操作。该电路包括前端的开关电容阵列和后端的比较器阵列。开关电容阵列由两相不交叠时钟控制，在两种状态之间切换。电路的输入为待求和的各路信号与参考电压，输出为各路信号加权之和相对于参考电压的量化结果，以温度码的形式输出。一种应用于前馈型Sigma-Delta调制器的求和-量化电路，该电路的工作步骤简述如下。步骤一：在预充相位内，电容阵列中所有电容的一个极板都连接到地(共模电平)上。与输入信号对应的电容，其另一个极板连接到对应的输入信号上，而与参考电压对应的电容，其两个极板都与地(共模电平)相连接。在求值相位内，与输入信号对应的电容的连接方式改为两端极板都与地(共模电平)相接，而与参考电压对应的电容则将其一个极板与参考电压相连接。此时，存储在电容阵列上的电荷进行重分配，产生一个正比于输入信号与参考电压加权和的输出电压。该电路存在多个不同的电容阵列，而每个电容阵列的输出加权和中，具体的权重并不相同。步骤二：步骤一中电容阵列的输出电压直接与后端比较器阵列的公共输入端相连接。比较器将判断该电压与地(共模电平)之差的极性，并输出相应的逻辑电平。该电平经锁存器锁存之后即为输出码字。通过选择前端电容阵列输出加权和中的具体系数，后端比较器的输出码字即为各输入信号求和后的量化结果。附图说明图1为所专利技术求和-量化电路的整体原理示意图。图2为所专利技术求和-量化电路中开关电容阵列的原理示意图。具体实施方式下面结合附图，详述本专利技术的技术方案和实施细节。所专利技术的求和-量化电路的整体结构示意如附图1所示。整体电路可以划分为两个功能模块：其一为开关电容阵列模块，用来产生一个与各路输入电压、参考电压相关的输出判定电压，完成加权求和操作；其二为比较模块，其中的每个比较器根据与其对应的开关电容模块的输出电压来产生相应的输出逻辑电平，完成量化操作。整体电路的输入信号为各路输入电压，参考电压与控制时钟，输出信号为各路电压的加权和相对于参考电压的量化值，用温度码表示。在控制时钟信号中，Φ1和Φ2为一对两相不交叠时钟，即不会同时出现为“高”的状态。此对时钟信号仅作用于开关电容阵列模块，用以控制电容阵列产生电荷重分配，进而实现信号加权求和的操作。Φcomp为Φ2的延迟时钟，作为动态比较器的控制时钟使用，其上升沿驱动比较器进行逻辑判断。所专利技术求和-量化电路中的任一开关电容阵列的具体示意图如附图2所示。各路输入电压与参考电压都独立地对应一个电容。这些电容可以由若干个单位电容并联组成，而具体的数目则由加权系数确定。在Φ1相位，各路输入电压在相应的电容上进行采样，在这些电容上存储的电荷正比于各路输入加权之和。在Φ2相位，电容阵列的连接方式改变，参考电压及其对应的电容接入，而之前在其他电容上存储的电荷进行重分配，在原先接地的节点处产生新的输出电压。该输出电压的表达式形式上为一个分式，分子部分为各路输入电压与参考电压的加权和，其中参考电压的加权系数为负；分母部分为所有加权系数之和加上寄生电容引起的误差。而后续的比较器只需对该输出电压相对于地的极性做出判断，即可得到各路输入电压的加权和相对于某一比例参考电压的位置，即“逻辑低”代表低于此阈值而“逻辑高”代表高于此阈值。通过改变参考电压对应的电容值可以调整选取的参考电压比例，从而实现了量化的功能。本文档来自技高网...

【技术保护点】
1.本专利技术提出一种应用于前馈型Sigma-Delta调制器中的求和-量化电路，旨在用全无源的方式同时实现求和-量化的功能，其特征在于，还包括：/n由MOS开关和电容组成的无源开关电容阵列，用于产生一个正比于输入电压与参考电压加权和的输出电压；/n电压比较模块，用于根据前级开关电容阵列的输出电压来产生相应的数字温度码；/n时钟控制模块，用于控制开关电容阵列与比较模块的工作时序。/n

【技术特征摘要】
1.本发明提出一种应用于前馈型Sigma-Delta调制器中的求和-量化电路，旨在用全无源的方式同时实现求和-量化的功能，其特征在于，还包括：
由MOS开关和电容组成的无源开关电容阵列，用于产生一个正比于输入电压与参考电压加权和的输出电压；
电压比较模块，用于根据前级开关电容阵列的输出电压来产生相应的数字温度码；
时钟控制模块，用于控制开关电容阵列与比较模块的工作时序。


2.根据权利要求1所述的一种应用于前馈型Sigma-Delta调制器中的求和-量化电路，其特征在于，所述开关电容阵列的输入端与待加权求和的各路输入电压与参考电压电性连接，输出端与所述电压比较模块的输入端电性连接；时钟产生模块产生三相控制时钟，分别为Φ1、Φ2与Φcomp；其中，Φ1与Φ2为一对两相不交叠时钟，Φcomp为Φ2的延迟时钟；Φ1与Φ2与开关电容阵列电性连接，Φcomp与电压...

【专利技术属性】
技术研发人员：梁潮，周雄，李强，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51