一种时钟质量监测电路制造技术

本发明专利技术提供一种时钟质量监测电路，包括：锁相环、相位调整器和判断模块；所述锁相环的输入端用于输入被测时钟信号；所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；所述判断模块用于，当所述第一位移信号和第二位移信号满足对应的第一预设条件和第二预设条件时，对所述被测时钟移信号进行采样，得到第一采样信号和第二采样信号；判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息，可以及时地监测出时钟信号质量异常。

A clock quality monitoring circuit

【技术实现步骤摘要】
一种时钟质量监测电路
本专利技术涉及电子电路
，具体涉及一种时钟质量监测电路。
技术介绍
时钟是电子产品系统中一个非常重要的部分，几乎所有的电子组件都是在时钟的作用下同步运作的。因此，时钟信号质量的好坏会直接影响电子产品系统的稳定性。目前，电子产品系统一般会对时钟信号质量进行监测。现有技术中，时钟信号质量监测主要通过计算一段时间内时钟信号频率的平均值来实现。具体地，计算一段时间内时钟信号频率的平均值，当平均值超过一定的阈值范围时，表明时钟信号出现了异常。但是这样的实现方式是在时钟信号质量变差后，再过一段时间才能监测到，监测的实效性较差。因此，本领域技术人员需要提供一种时钟质量实时监测电路，相比较现有技术，可以及时地监测出时钟信号质量异常。
技术实现思路
有鉴于此，本专利技术实施例提供一种时钟质量监测电路，以实现被测时钟信号的信号异常状况的可靠监测。为实现上述目的，本专利技术实施例提供如下技术方案：一种时钟质量监测电路，其特征在于，包括：锁相环、相位调整器和判断模块；所述锁相环的输入端用于输入被测时钟信号；所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；所述判断模块用于，当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号，当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号，判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。可选的，上述时钟质量监测电路中，所述判断模块包括：第一采样器、第二采样器和判断器；所述第一采样器用于：当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号；所述第二采样器用于：当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号；所述判断器用于：判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。可选的，上述时钟质量监测电路中，所述相位调整器包括：第一相位调整器和第二相位调整器；所述第一调整器用于将经由所述锁相环输出的缓变的被测时钟信号相位前移预设相位得到第一位移信号，所述第二调整器用于将经由所述锁相环输出的缓变的被测时钟信号相位后移预设相位，得到第二位移信号。可选的，上述时钟质量监测电路中，所述第一预设条件为第一位移信号的上升沿和/或下降沿到来；所述第二预设条件为第二位移信号的上升沿和/或下降沿到来。可选的，上述时钟质量监测电路中，当所述第一预设条件为第一位移信号的上升沿到来，且所述第二预设条件为第二位移信号的上升沿到来时，所述判断所述第一采样信号和第二采样信号的值是否满足预设规则包括：判断所述第一采样信号的值是否均为第一预设值；判断所述第二采样信号的值是否均为第二预设值。可选的，上述时钟质量监测电路中，所述相位调整器还用于：基于用户操作生成与所述用户操作相匹配的预设相位。可选的，上述时钟质量监测电路中，所述预设相位的值大于所述被测时钟信号的最大抖动值。本专利技术实施例提供的上述方案，首先通过锁相环对被测时钟信号VIn进行平滑处理得到缓变的被测时钟信号，然后通过相位调整器分别将缓变的被测时钟信号相位前移预设相位△φ和后移预设相位△φ，得到第一位移信号和第二位移信号，其中，预设相位△φ的值可以根据所述被测时钟信号VIn的实际抖动情况进行调节，并且所述预设相位的值应在所述被测时钟信号VIn的实际抖动范围内，所述实际抖动范围指的是不大于所述被测时钟信号VIn的最大抖动值。再分别检测所述第一位移信号和第二位移信号的状态，当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号，当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号，最后通过判断模块实时判断所述第一采样信号和第二采样信号的值。当两个采样信号的值不在预设值范围内时，表明所述被测时钟信号VIn出现异常(如：抖动或漏拍)。本实施例提供的电路实现简单，可以及时地监测出时钟信号质量异常，实效性好。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例公开的一种时钟质量监测电路的结构示意图；图2为当所述被测时钟信号正常时，时钟质量监测电路中涉及到的各个信号的变化示意图；图3为当所述被测时钟信号异常时，时钟质量监测电路中涉及到的各个信号的变化示意图；图4为本申请另一实施例公开的一种时钟质量监测电路的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。实施例1：参见图1，图1为本申请实施例公开的一种时钟质量监测电路的结构示意图。在本申请实施例公开的技术方案中，参见图1所述时钟质量监测电路包括锁相环100、相位调整器200和判断模块300；所述锁相环的输入端用于输入被测时钟信号，所述锁相环用于获取被测时钟信号VIn，对所述被测时钟信号VIn进行平滑处理后，输出缓变的时钟信号V0；所述相位调整器用于对所述缓变的时钟信号V0进行相位调节，所述相位调节包括将所述缓变的时钟信号V0进行相位前移和相位后移，具体的，在调节时，将所述被测时钟信号的相位前移预设相位△φ，得到第一位移信号V1-，用于将所述被测时钟信号的相位后移预设相位△φ，得到第二位移信号V1+，其中，所述预设相位△φ的值可以根据被测时钟信号VIn的实际抖动情况进行调节，只要保证所述预设相位△φ的值大于在当前环境下所述被测时钟信号VIn的最大抖动值即可。例如，如果所述被测时钟信号VIn的最大抖动值为50ps，那么所述预设相位△φ的值需大于50ps。所述判断模块用于，当所述第一位移信号V1-满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号V2，当所述第二位移信号V1+满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号V3；判断所述第一采样信号V2和第二采样信号V3的值是否满足预设规则，当不满足所本文档来自技高网...

【技术保护点】
1.一种时钟质量监测电路，其特征在于，包括：/n锁相环、相位调整器和判断模块；/n所述锁相环的输入端用于输入被测时钟信号；/n所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；/n所述判断模块用于，当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号，当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号，判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。/n

【技术特征摘要】
1.一种时钟质量监测电路，其特征在于，包括：
锁相环、相位调整器和判断模块；
所述锁相环的输入端用于输入被测时钟信号；
所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；
所述判断模块用于，当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号，当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号，判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。


2.根据权利要求1所述的时钟质量监测电路，其特征在于，所述判断模块包括：
第一采样器、第二采样器和判断器；
所述第一采样器用于：当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号；
所述第二采样器用于：当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第人采样信号；
所述判断器用于：判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。

【专利技术属性】
技术研发人员：皮德义，刘昌，刘金亮，
申请(专利权)人：合肥新港海岸科技有限公司，
类型：发明
国别省市：安徽;34