用于集成电路的电磁故障注入探测方法及相应的集成电路技术

本发明专利技术公开了一种用于集成电路的电磁故障注入探测方法及相应的集成电路，方法包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。本发明专利技术利用多个正反器(flip‑flop)及故障发生逻辑来探测电磁故障注入，具有简单易实现的优点，可容易整合于芯片内，芯片可依据故障发生逻辑的探测结果来进行故障发生后的必要处理，实现对芯片的保护。

Electromagnetic fault injection detection method for integrated circuits and corresponding integrated circuits

【技术实现步骤摘要】
用于集成电路的电磁故障注入探测方法及相应的集成电路
本专利技术涉及集成电路，特别是一种用于集成电路的电磁故障注入探测方法，一种集成电路，及包括所述集成电路的系统。
技术介绍
集成电路具有体积小、功能集成度高且低功耗等优点，但是容易遭受恶意故障注入。故障注入攻击是一种主动的侧信道攻击方式，引起电路产生错误的手段有多种，例如电磁脉冲、激光照射、时钟毛刺、电压毛刺等等，目前已经成为对安全芯片实施攻击最有效的手段。电磁故障注入作为一种新型的攻击方法，具体可以是借助于生成电磁辐射的电磁注入线圈来注入故障，这种攻击方式为修改逻辑运算的临时结果的一个或多个位的值而不损伤电路的物理完整性，如使芯片内正反器的逻辑值产生改变，进而引发误动作导致异常。进一步的，攻击者可以利用这些异常分析集成电路的特性从而获得安全信息如下秘钥等。目前，存在用于保护集成电路免受这种类型攻击的方法，如，包括对所执行的运算进行多次验证的加密运算。但是，这些现有的方案可以通过更复杂的故障注入方案(如双重故障注入攻击)来克服。
技术实现思路
本专利技术的主要目的在于克服现有技术中的上述缺陷，提出一种用于集成电路的电磁故障注入探测方法及相应的集成电路，能够实现对电磁故障注入的探测，简单易实现。本专利技术采用如下技术方案：根据本专利技术的一方面，提供一种用于集成电路的电磁故障注入探测方法，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。根据本专利技术的一个实施方式，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。根据本专利技术的一个实施方式，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。根据本专利技术的一个实施方式，所述基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，包括：判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。根据本专利技术的第二方面，提供一种集成电路，所述集成电路包括用于检测电磁故障注入探测模块和故障发生逻辑模块；所述探测模块包括置于集成电路内的至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器；所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。根据本专利技术的一个实施方式，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。根据本专利技术的一个实施方式，所述第一逻辑NAND门输出端相关导线用接地金属线屏蔽。根据本专利技术的一个实施方式，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。根据本专利技术的一个实施方式，所述第一逻辑NOR门输出端相关导线用接地金属线屏蔽。根据本专利技术的一个实施方式，所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，具体包括：所述故障发生逻辑模块判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；所述故障发生逻辑模块判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。根据本专利技术的第三方面，提供一种系统，所述系统包括如以上所描述的集成电路，所述系统包括芯片卡或计算系统。由上述对本专利技术的描述可知，与现有技术相比，本专利技术具有如下有益效果：本专利技术利用多个正反器(flip-flop)及故障发生逻辑来探测电磁故障注入，具有简单易实现的优点，可容易整合于芯片内，芯片可依据故障发生逻辑的探测结果来进行故障发生后的必要处理，实现对芯片的保护。上述说明仅是本专利技术技术方案的概述，为了能够更清楚地了解本专利技术的技术手段，从而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下列举本专利技术的具体实施方式。根据下文结合附图对本专利技术具体实施例的详细描述，本领域技术人员将会更加明了本专利技术的上述及其他目的、优点和特征。附图说明图1为本专利技术所述的Type1类型第一正反器；其中，图1(a)为电路图；图1(b)为运算符号图；图2为专利技术所述的Type2类型第二正反器；其中，图2(a)为电路图；图2(b)为运算符号图；图3为本专利技术实施例的电磁故障注入探测的逻辑电路图一；图4为本专利技术实施例的电磁故障注入探测的逻辑电路图二；图5为本专利技术所述的Type1R类型第一正反器；其中，图5(a)为电路图；图5(b)为运算符号图；图6为专利技术所述的Type2R类型第二正反器；其中，图6(a)为电路图；图6(b)为运算符号图；图7为本专利技术实施例的电磁故障注入探测的逻辑电路图三。具体实施方式以下通过具体实施方式对本专利技术作进一步的描述。根据本专利技术的一方面，提供一种用于集成电路的电磁故障注入探测方法，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。具体的，用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路的同一区域内。目前，一般逻辑门(如下述的或非门、与非门、非门等)的大小在数微米(micrometer)甚至更小，因此，这些在集成电路中(芯片中)前后并排的逻辑门其空间距离也是非常近，称作在同一区域，依据电磁学的理论，作用在这区域中的电场和磁场可以近似为相同，因此对同一区域逻辑门的作用也近似相同。参见图1所示，所述第一正反器和传统用NOR门(或非门)组成的SR正反器的结构和逻辑相同，包括第一逻辑NOR门和第二逻本文档来自技高网...

【技术保护点】
1.一种用于集成电路的电磁故障注入探测方法，其特征在于，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。/n

【技术特征摘要】
1.一种用于集成电路的电磁故障注入探测方法，其特征在于，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。


2.根据权利要求1所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。


3.根据权利要求2所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。


4.根据权利要求3所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，包括：
判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。


5.一种集成电路，其特征在于，所述集成电路包括用于检测电磁故障注入探测模块和故障发生逻辑模块；所述探测模块包括置于集成电路内的至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器；所述故障发生逻辑模块用于根...

【专利技术属性】
技术研发人员：张英辉，张行健，
申请(专利权)人：御芯微电子厦门有限公司，
类型：发明
国别省市：福建;35