一种低动态失配的高速预放大锁存比较器制造技术

本实用新型专利技术公开了一种低动态失配的高速预放大锁存比较器，包括：前置预放大器，用于对输入的差分信号进行放大；锁存器，用于对放大的差分信号进行比较；前置预放大器包括差分输入对和有源负载，有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；第一放大单元和第二放大单元之间连接有复位管。本实用新型专利技术提供的高速预放大锁存比较器在没有增加额外功耗的同时，可以有效地降低由于采样路径不同引起的动态失配。此外，锁存器中交叉耦合电容的引入可以减小比较器的静态失调以及提高锁存器的速度。

A high speed pre amplification latch comparator with low dynamic mismatch

【技术实现步骤摘要】
一种低动态失配的高速预放大锁存比较器
本技术涉及集成电路，具体涉及一种低动态失配的高速预放大锁存比较器。
技术介绍
比较器将输入模拟信号转化为数字信号，广泛运用于模数转换器(Analog-to-DigitalConverter,ADC)等电路中。其中预放大锁存比较器由于其前置预放大器能够放大输入模拟信号、隔离数字输出对输入信号影响以及锁存器的快速比较锁存等特性而被经常采用。随着数字通信的飞速发展，实际应用中对模数转换器的速度、精度以及功耗要求不断提高。在众多ADC架构中，无采样保持电路的流水线ADC架构由于同时具备高速与高精度的优势，并且由于没有采样保持电路可以节省很多功耗和面积而被广泛采用。在无采样保持电路的高速高精度的流水线ADC中，第一级子电路乘法数模转换器(MultiplyingDigital-to-AnalogConverter,MDAC)与采用全并行(Flash)ADC的子ADC(sub-ADC)分别对输入信号采样，当输入高频信号时由于前面没有采样保持电路，两路的采样带宽及动态失配对ADC的性能影响较大，其中动态失配即MDAC与FlashADC比较器中的锁存器在时钟采样相位结束时刻由于采样路径不同所产生的采样信号相位偏差。尽管双开关电容采样的预放大锁存比较器可以较好的满足动态失配要求，但是采样之后的电荷重分配占用MDAC的建立时间，在较高速的ADC中较难满足性能要求。此外，理论上足够高带宽的前置预放大器也可以解决动态失配的问题，但在较高速的ADC中实现难度较大而且会消耗额外的功耗。
技术实现思路
技术目的：本申请提供了一种低动态失配的高速预放大锁存比较器，用于解决现有ADC中由于采样路径不同引起的动态失配问题。技术方案：本技术提供了一种低动态失配的高速预放大锁存比较器，包括：前置预放大器，用于对输入的差分信号进行放大；锁存器，与前置预放大器的输出相连，用于对放大的差分信号进行比较。前置预放大器包括差分输入对和有源负载，有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；第一放大单元和第二放大单元之间连接有复位管。进一步地，差分输入对包括第一NMOS管(MN1)和第二NMOS管(MN2)，第一NMOS管(MN1)和第二NMOS管(MN2)的栅极分别接收差分输入信号，源极接偏置电流。进一步地，前置预放大器还包括偏置电流源，包括第三NMOS管(MN3)，其栅极接偏置电压，源极接地，漏极接第一NMOS管(MN1)和第二NMOS管(MN2)的源极，用于为差分输入对提供偏置电流。进一步地，负载管对包括第一PMOS管(MP1)和第二PMOS管(MP2)，其源极共同连接至电源(VDD)，漏极分别连接至第一NMOS管的漏极和第二NMOS管的漏极；负载电容对包括第一负载电容(C1)和第二负载电容(C2)；第一负载电容(C1)两极板分别连接第一PMOS管的栅极和源极，第二负载电容(C2)两极板分别第二PMOS管的栅极和源极；负载电阻对包括第一负载电阻(R1)和第二负载电阻(R2)；第一负载电阻(R1)两端分别接第一PMOS管的栅极和漏极，第二负载电阻(R2)两端分别接第二PMOS管的栅极和漏极。进一步地，锁存器还包括第一输入电路和第二输入电路，分别包括第四NMOS管(MN4)和第五NMOS管(MN5)，二者源极分别连接前置预放大器的差分输出信号，栅极均接入时钟信号，二者的漏极输出分别作为第一放大单元和第二放大单元的输入。进一步地，耦合电容包括第一耦合电容(C3)和第二耦合电容(C4)；第一放大单元包括第三PMOS管(MP3)和第六NMOS管(MN6)，第二放大单元包括第四PMOS管(MP4)和第七NMOS管(MN7)；第三PMOS管(MP3)与第六NMOS管(MN6)的栅极之间耦合有第一耦合电容(C3)，第六NMOS管(MN6)的栅极连接至第四PMOS管(MP4)和第七NMOS管(MN7)的漏极；第四PMOS管(MP4)和第七NMOS管(MN7)的栅极之间耦合有第二耦合电容(C4)，第七NMOS管(MN7)的栅极连接至第三PMOS管(MP3)和第六NMOS管(MN6)的漏极；第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源(VDD)，第六NMOS管(MN6)和第七NMOS管(MN7)的源极接地。进一步地，第四NMOS管(MN4)的漏极接第三PMOS管(MP3)的栅极，第五NMOS管(MN5)的漏极接第四PMOS管(MP4)的栅极。进一步地，复位管采用第八NMOS管(MN8)，其源极接第三PMOS管(MP3)和第六NMOS管(MN6)的漏极，漏极接第四PMOS管(MP4)和第七NMOS管(MN7)的漏极，栅极接时钟信号。有益效果：与现有技术相比，本技术提供的高速预放大锁存比较器在前置预放大器中引入由负载管对，负载电容对以及负载电阻对构成的有源电感负载，在没有增加额外功耗的同时，可以有效地降低由于采样路径不同引起的动态失配。此外，锁存器中交叉耦合电容的引入可以减小比较器的静态失调以及提高锁存器的速度。该比较器可应用于高速高精度无采样保持电路的流水线式ADC中，可以有效地提高ADC的速度和带宽。附图说明图1是本技术的预放大锁存比较器结构示意图；图2是本技术的比较器在未引入有源电感负载之前的瞬态仿真波形图；图3是本技术的比较器引入有源电感负载之后的瞬态仿真波形图；图4是本技术的比较器在不同输入信号幅度情况下的瞬态仿真波形图；图5是本技术的比较器在不同温度情况下的瞬态仿真波形图。具体实施方式下面结合附图和实施例对本技术做进一步描述：本申请提供了一种低动态失配的高速预放大锁存比较器，如图1所示，包括前置预放大器和锁存器，前置预放大器对输入的差分信号进行放大；锁存器，与前置预放大器的输出相连，对放大的差分信号进行比较。前置预放大器包括差分输入对101和有源负载102；差分输入对包括第一NMOS管(MN1)和第二NMOS管(MN2)，第一NMOS管(MN1)和第二NMOS管(MN2)的栅极分别接收差分输入信号vip和vin，源极接偏置电流。在本实施例中，前置预放大器的偏置电流源包括第三NMOS管(MN3)，其栅极接偏置电压vb，源极接地GND，漏极接第一NMOS管(MN1)和第二NMOS管(MN2)的源极，为差分输入对提供偏置电流。有源负载102采用包括负载管对、负载电容对和负载电阻对的有源电感负载。负载管对包括第一PMOS管(MP1)和第二PMOS管(MP2)，其源极共同连接至电源(VDD)，漏极分别连接至第一NMOS管的漏极和第二NMOS管的漏极。负载电容对包括第一负载电容(C1)和第二负载电容(C2)；第一负载电容(C1)两极板分别连接第一PMOS管的栅极和源极，本文档来自技高网...

【技术保护点】
1.一种低动态失配的高速预放大锁存比较器，其特征在于，包括：/n前置预放大器，用于对输入的差分信号进行放大；/n锁存器，与所述前置预放大器的输出相连，用于对放大的差分信号进行比较；/n所述前置预放大器包括差分输入对和有源负载，所述有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；/n所述锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；所述第一放大单元和所述第二放大单元之间连接有复位管。/n

【技术特征摘要】
1.一种低动态失配的高速预放大锁存比较器，其特征在于，包括：
前置预放大器，用于对输入的差分信号进行放大；
锁存器，与所述前置预放大器的输出相连，用于对放大的差分信号进行比较；
所述前置预放大器包括差分输入对和有源负载，所述有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；
所述锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；所述第一放大单元和所述第二放大单元之间连接有复位管。


2.根据权利要求1所述的高速预放大锁存比较器，其特征在于，所述差分输入对包括第一NMOS管(MN1)和第二NMOS管(MN2)，所述第一NMOS管(MN1)和所述第二NMOS管(MN2)的栅极分别接收差分输入信号，源极接偏置电流。


3.根据权利要求2所述的高速预放大锁存比较器，其特征在于，所述前置预放大器还包括偏置电流源，包括第三NMOS管(MN3)，其栅极接偏置电压，源极接地，漏极接所述第一NMOS管(MN1)和所述第二NMOS管(MN2)的源极，用于为所述差分输入对提供偏置电流。


4.根据权利要求2所述的高速预放大锁存比较器，其特征在于，所述负载管对包括第一PMOS管(MP1)和第二PMOS管(MP2)，其源极共同连接至电源(VDD)，漏极分别连接至所述第一NMOS管的漏极和所述第二NMOS管的漏极；
所述负载电容对包括第一负载电容(C1)和第二负载电容(C2)；所述第一负载电容(C1)两极板分别连接第一PMOS管的栅极和源极，所述第二负载电容(C2)两极板分别第二PMOS管的栅极和源极；
所述负载电阻对包括第一负载电阻(R1)和第二负载电阻(R2)；所述第一负载电阻(R1)两端分别接所述第一PMOS管的栅极和漏极，所述第二负载电阻(R2)两端分别接所述第二PMOS管的栅极和漏极。


5...

【专利技术属性】
技术研发人员：黄晶，朱从益，赵莉，只生武，
申请(专利权)人：南京德睿智芯电子科技有限公司，
类型：新型
国别省市：江苏;32