一种量子密钥管理设备制造技术

本申请公开了一种量子密钥管理设备，包括硬盘、第一CPU和FPGA；硬盘用于存储量子密钥；第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流；FPGA用于对所述第一数据流进行合法性校验。通过本申请实施例，降低了不合法的第一数据流发向对端的概率，进而降低了量子密钥被窃取的概率。

A quantum key management device

【技术实现步骤摘要】
一种量子密钥管理设备
本申请涉及量子密钥管理领域，特别是涉及一种量子密钥管理设备。
技术介绍
量子密钥存储于硬盘，在CPU上安装有操作系统，操作系统运行量子密钥管理程序，量子密钥管理程序对量子密钥进行管理。量子密钥管理设备上具有网口，该量子密钥管理设备通过网口向对端(与该量子密钥管理设备通信的设备)发送第一数据流，以及接收对端发送的第二数据流。因为硬盘中存储有量子密钥，因此，需要防止量子密钥被攻击者窃取。目前，通过加固操作系统软件和引入防火墙的方式，防止攻击者窃取量子密钥。但是，加固操作系统的软件和防火墙软件存在安全漏洞的概率较高，使得量子密钥被窃取的概率较高。
技术实现思路
基于此，本申请提出了一种量子密钥管理设备，用以降低攻击者窃取量子密钥的概率。本申请提供的技术方案为：本申请公开了一种量子密钥管理设备，包括：硬盘、第一CPU和FPGA；所述硬盘用于存储量子密钥；所述第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流；所述FPGA用于对所述第一数据流进行合法性校验。其中，所述第一数据流为第一以太网帧；所述FPGA用于对所述第一数据流进行合法性校验，包括：所述FPGA具体用于获取待校验第一以太网帧；对所述待校验第一以太网帧逐层解析以及对每层中的预设信息进行校验；若对所述每层中的预设信息通过校验，将最后一层解析出的量子帧进行拼接，得到完整量子帧；检测所述完整量子帧中的字段是否满足预设规则；若所述完整量子帧中的字段满足所述预设规则，则确定所述待检验第一以太网帧合法。其中，所述第一数据流为第一以太网帧；所述第一CPU通过以下方式生成所述第一以太网帧：所述第一CPU通过量子密钥管理程序生成量子帧；所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧。其中，还包括：第一收发器；所述第一收发器与所述第一CPU间通过网线连接；所述第一收发器用于从所述第一CPU接收所述第一以太网帧；所述第一收发器还用于将所述第一以太网帧发送到所述FPGA，以便所述FPGA对所述第一以太网帧进行合法性校验。其中，所述第一数据流为第一以太网帧；所述第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流，包括：所述第一CPU具体用于通过量子密钥管理程序生成业务数据，并将所述业务数据组装为所述量子帧；通过调用操作系统接口向所述第一CPU中的TCP/IP协议栈发送所述量子帧；通过所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧；向所述FPGA发送所述第一以太网帧。其中，所述第一CPU中预置有第一驱动程序；所述第一驱动程序运行实现网卡功能；所述第一CPU还用于在通过所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧之后，通过所述TCP/IP协议栈将所述第一以太网帧发送给所述第一驱动程序；通过所述第一驱动程序重新整合所述第一以太网帧，得到量子帧；通过所述第一驱动程序对所述量子帧进行封装，得到封装后的第一以太网帧；通过所述第一驱动程序将所述封装后的第一以太网帧发送给所述FPGA。其中，所述第一CPU与所述FPGA间通过总线连接。其中，还包括：第二CPU；所述第二CPU与所述FPGA通过总线连接；所述第二CPU中预置有第二驱动程序和应用程序；所述第一数据流为第一以太网帧；所述第二CPU控制所述第二驱动程序接收所述FPGA校验合法的第一以太网帧；所述第二CPU控制所述第二驱动程序向所述应用程序发送所述FPGA校验合法的第一以太网帧；所述第二CPU控制所述应用程序向所述对端，发送所述FPGA校验合法的第一以太网帧。其中，所述总线包括：串口、网口或者PCIE。其中，还包括：第二收发器；所述第一数据流为第一以太网帧；所述第二收发器用于接收通过所述FPGA校验合法的第一以太网帧；所述第二收发器还用于通过网线，向对端发送所述FPGA校验合法的第一以太网帧。本申请还公开了一种量子密钥管理设备，包括：硬盘、第一CPU和FPGA；所述硬盘用于存储量子密钥；所述FPGA用于将对端发送的第二数据流进行合法性校验；所述FPGA还用于将合法性校验后的第二数据流发送给所述第一CPU。其中，所述第二数据流为第二以太网帧；所述FPGA用于将对端发送的第二数据流进行合法性校验，包括：所述FPGA具体用于获取待校验第二以太网帧；依据所述待校验第二以太网帧中TCP协议中的序号，对所述待校验第二以太网帧进行排序，得到排序后的第二以太网帧；所述排序后的第二以太网帧的顺序与所述对端发送顺序相同；对所述排序后的第二以太网帧逐层解析以及对每层中的预设信息进行校验；若对所述每层中的预设信息通过校验，将最后一层解析出的量子帧进行拼接，得到完整量子帧；检测所述完整量子帧中的字段是否满足预设规则；若所述完整量子帧中的字段满足所述预设规则，则确定所述第二以太网帧合法。其中，所述第一CPU中预置有第一驱动程序；所述第一驱动程序实现网卡功能；所述第二数据流为第二以太网帧；所述FPGA还用于将合法性校验后的第二数据流发送给所述第一CPU，包括：所述FPGA具体用于通过总线向所述第一驱动程序发送所述合法性校验后的第二以太网帧，使得通过所述第一驱动程序向应用层发送所述合法性校验后的第二以太网帧。其中，还包括：第一收发器与第二收发器；所述第一收发器分别与所述第一CPU和所述FPGA相连，所述第二收发器分别与所述FPGA和网口相连；所述第二数据流为第二以太网帧；所述第二收发器用于从所述网口上接收所述第二以太网帧；所述第二收发器还用于将所述第二以太网帧发送给所述FPGA；所述FPGA用于将对端发送的第二数据流进行合法性校验，包括：所述FPGA具体用于对所述第二以太网帧进行合法性校验，得到校验后的第二以太网帧；所述第一收发器用于向所述第一CPU发送所述合法性校验后的第二以太网帧。其中，还包括：第二CPU；所述第二CPU与所述FPGA通过总线连接；所述第二数据流为第二以太网帧；所述第二CPU从网口接收对端多次发送的多个第二以太网帧；所述第二CPU对所述多个第二以太网帧进行排序，得到排序后的多个第二以太网帧；所述第二CPU向所述FPGA发送所述排序后的多个第二以太网帧。本申请的有益效果为：现有技术中，量子密钥被窃取的概率高的原因为：一方面，用于防止量子密钥被窃取的软件程序依赖于操作系统，使得非法程序可以通过攻击操作系统获取到密钥；另一方面，在用于防止量子密钥被窃取的软件程序存在逻辑漏洞时，该软件程序有可能会执行非法程序的逻辑(即软件本文档来自技高网...

【技术保护点】
1.一种量子密钥管理设备，其特征在于，包括：硬盘、第一CPU和FPGA；/n所述硬盘用于存储量子密钥；/n所述第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流；/n所述FPGA用于对所述第一数据流进行合法性校验。/n

【技术特征摘要】
1.一种量子密钥管理设备，其特征在于，包括：硬盘、第一CPU和FPGA；
所述硬盘用于存储量子密钥；
所述第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流；
所述FPGA用于对所述第一数据流进行合法性校验。


2.根据权利要求1所述的量子密钥管理设备，其特征在于，所述第一数据流为第一以太网帧；
所述FPGA用于对所述第一数据流进行合法性校验，包括：
所述FPGA具体用于获取待校验第一以太网帧；
对所述待校验第一以太网帧逐层解析以及对每层中的预设信息进行校验；
若对所述每层中的预设信息通过校验，将最后一层解析出的量子帧进行拼接，得到完整量子帧；
检测所述完整量子帧中的字段是否满足预设规则；
若所述完整量子帧中的字段满足所述预设规则，则确定所述待检验第一以太网帧合法。


3.根据权利要求1所述的量子密钥管理设备，其特征在于，所述第一数据流为第一以太网帧；
所述第一CPU通过以下方式生成所述第一以太网帧：
所述第一CPU通过量子密钥管理程序生成量子帧；
所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧。


4.根据权利要求2或3所述的量子密钥管理设备，其特征在于，还包括：第一收发器；所述第一收发器与所述第一CPU间通过网线连接；
所述第一收发器用于从所述第一CPU接收所述第一以太网帧；
所述第一收发器还用于将所述第一以太网帧发送到所述FPGA，以便所述FPGA对所述第一以太网帧进行合法性校验。


5.根据权利要求1所述的量子密钥管理设备，其特征在于，所述第一数据流为第一以太网帧；所述第一CPU用于依据所述量子密钥生成向所述FPGA发送的第一数据流，包括：
所述第一CPU具体用于通过量子密钥管理程序生成业务数据，并将所述业务数据组装为所述量子帧；
通过调用操作系统接口向所述第一CPU中的TCP/IP协议栈发送所述量子帧；
通过所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧；
向所述FPGA发送所述第一以太网帧。


6.根据权利要求5所述的量子密钥管理设备，其特征在于，所述第一CPU中预置有第一驱动程序；所述第一驱动程序运行实现网卡功能；
所述第一CPU还用于在通过所述第一CPU的操作系统中的TCP/IP协议栈将所述量子帧封装为所述第一以太网帧之后，通过所述TCP/IP协议栈将所述第一以太网帧发送给所述第一驱动程序；通过所述第一驱动程序重新整合所述第一以太网帧，得到量子帧；通过所述第一驱动程序对所述量子帧进行封装，得到封装后的第一以太网帧；通过所述第一驱动程序将所述封装后的第一以太网帧发送给所述FPGA。


7.根据权利要求6所述的量子密钥管理设备，其特征在于，所述第一CPU与所述FPGA间通过总线连接。


8.根据权利要求1所述的量子密钥管理设备，其特征在于，还包括：第二CPU；所述第二CPU与所述FPGA通过总线连接；所述第二CPU中预置有第二驱动程序和应用程序；所述第一数据流为第一以太网帧；
所述第二CPU控制所述第二驱动程序接收所述FPGA校验合法的第一以太网帧；
所述第二CPU控制所述第二驱动程序向所述应用程序发...

【专利技术属性】
技术研发人员：杨国梁，王学富，郝立燕，姜胜广，王伟，
申请(专利权)人：山东量子科学技术研究院有限公司，
类型：发明
国别省市：山东;37