∑Δ模数转换器制造技术

描述了一种∑‑Δ模数转换器(ADC)。所述∑‑ΔADC包括增益跟踪器、第一离散时间积分器级和量化器在ADC输入与ADC输出之间的串联布置。所述∑‑ΔADC包括具有连接到所述增益跟踪器的数模转换器(DAC)输入和DAC输出的DAC。所述∑‑Δ模数转换器包括具有连接到量化器输出的控制输入的控制器。所述控制器向所述DAC输入提供数字输入并且向所述增益跟踪器提供增益控制信号。

Sigma delta A / D converter

【技术实现步骤摘要】
∑Δ模数转换器
本公开涉及∑-Δ模数转换器(ADC)。
技术介绍
∑-Δ(∑Δ)模数转换器，也被称为Δ-∑模数转换器，广泛用于如智能放大器、数字和模拟麦克风、功率集成电路和仪器等音频应用中。这种应用可能需要高动态范围来适应输入信号电平的显著差异。对于较小的输入电压，可能需要高增益，而对于较大的电压，必须降低增益以避免ADC饱和。为了克服这一点，可以在ADC输入之前使用可编程增益放大器(PGA)以改变增益。
技术实现思路
所附权利要求书中限定了本公开的各个方面。在第一方面，提供了一种∑-Δ模数转换器(ADC)，包括：增益跟踪器、第一离散时间积分器级和量化器在ADC输入与ADC输出之间的串联布置；数模转换器(DAC)，所述DAC具有连接到所述增益跟踪器的DAC输入和DAC输出；以及控制器，所述控制器具有联接到量化器输出的控制输入；其中所述控制器被配置成向所述DAC输入提供数字输入并且向所述增益跟踪器提供增益控制信号，其中所述增益跟踪器被配置成将由增益控制输出确定的增益施加到与模拟输入和所述量化器输出上的接收信号的差相对应的信号。在一个或多个实施例中，所述增益跟踪器可以包括：差分放大器，所述差分放大器具有联接到所述ADC输入的第一差分放大器输入、被配置成联接到电源电压的第二差分放大器输入以及差分放大器输出；并且被配置成放大模拟输入信号与ADC输出信号的差；其中所述DAC输出连接到所述第一差分放大器输入。在一个或多个实施例中，所述DAC可以包括可编程电流源。在一个或多个实施例中，所述DAC可以包括：第一DAC可变电阻，所述第一DAC可变电阻布置在参考电压端与所述DAC输出之间；第二DAC可变电阻，所述第二DAC可变电阻布置在接地参考端与所述DAC输出之间；其中所述第一可变电阻和所述第二可变电阻联接到DAC数据输出。在一个或多个实施例中，增益跟踪器电路可以另外包括布置在所述ADC输入与所述第一差分放大器输入之间的第一增益跟踪电阻和布置在所述差分放大器输出与所述第一差分放大器输入之间的第二增益跟踪电阻，并且其中所述第一增益跟踪电阻和所述第二增益跟踪电阻中的至少一个增益跟踪电阻是可变电阻并联接到所述增益控制输出。在一个或多个实施例中，所述∑-ΔADC可以另外包括：sinc滤波器，所述sinc滤波器布置在所述ADC输出与所述控制器之间，其中所述sinc滤波器被配置成将输出缩放到预定数量的电平。在一个或多个实施例中，所述控制器可以被配置成通过在预定时间内将所述sinc滤波器的缩放输出的量值与预定阈值进行比较来确定增益输出上的增益值。在一个或多个实施例中，所述第一积分器级可以是无源积分器并且所述ADC另外包括布置在所述积分器的输出与第一差分输入之间的相位校正器，并且其中所述增益控制输出联接到所述相位校正器。在一个或多个实施例中，所述增益跟踪电路可以包括布置在相位校正器输出与所述第一差分输入之间的可变相位校正器电阻，其中所述增益控制输出联接到所述相位校正器电阻。在一个或多个实施例中，所述控制器可以被配置成通过在预定时间内将所述sinc滤波器的所述缩放输出的所述量值与预定阈值进行比较来确定所述增益输出上的第一增益控制值并且根据所述第一增益值和所述无源积分器的增益来确定第二增益控制值，并且其中所述第一增益值用于控制所述第一增益跟踪电阻并且所述第二增益控制值用于控制所述相位校正器电阻。在一个或多个实施例中，所述∑-ΔADC可以另外包括：第二微分器级和第二积分器的串联布置，所述第二微分器级和所述第二积分器联接在第一积分器输出与量化器输入之间，其中所述量化器输出联接到所述第二微分器级的第一输入。在一个或多个实施例中，所述∑-ΔADC可以另外包括：第一增益级，所述第一增益级布置在所述第一积分器输出与所述第二微分器级的第二输入之间；第二增益级，所述第二增益级布置在第二积分器输出与所述第二微分器级的第一输入之间；第三增益级，所述第三增益级布置在所述量化器输出与所述微分器级的所述第一输入之间。在一个或多个实施例中，所述增益控制输出可以联接到所述第一增益级。在一个或多个实施例中，所述第一增益级可以具有增益因子B/A，所述第二增益级具有增益因子1/B并且所述第三增益级具有增益因子-2/B，其中A是所述第一微分器级的可变增益。所述∑-ΔADC的一个或多个实施例可以包括在一种音频设备、RF设备和基带系统中。附图说明在附图和说明书中，相似的附图标记指代相似的特征。现在仅通过举例详细描述实施例，通过附图示出，在附图中：图1示出了示例二阶∑-ΔADC和可编程增益放大器。图2示出了根据实施例的一阶∑-ΔADC。图3A示出了图2的∑-ΔADC的示例控制器。图3B示出了图3A的控制器的操作流程图。图4A示出了根据实施例的包括有源积分器的二阶∑-ΔADC。图4B示出了图4A的∑-ΔADC的示例时钟生成方案。图5示出了图4A的二阶∑-ΔADC的信噪比(SNR)与幅值。图6A示出了图6B的∑-ΔADC的示例控制器。图6B示出了根据实施例的包括无源积分器的二阶∑-ΔADC。具体实施方式图1示出了典型的二阶∑Δ模数转换器(ADC)100。∑ΔADC100包括第一微分器级118、第一积分器124、第二微分器级128、第二积分器132、量化器136和数模转换器140。可编程增益放大器(PGA)110可以具有模拟输入102和连接到第一微分器级118的第一输入的模拟输出112。第一微分器级118的第二输入可以连接到数模转换器140的输出120。第一微分器级118的输出122可以连接到第一积分器124的输入。第一积分器输出126可以连接到第二微分器级128的第一输入。第二微分级128的第二输入可以连接到DAC输出120。第二微分级输出130可以连接到第二积分器132。第二积分器输出134可以连接到量化器136的输入。量化器输出138可以连接到抽取滤波器142。量化器输出138可以连接到DAC140的输入。抽取滤波器142的输出可以连接到ADC输出144。ADC输出144可以连接到处理器146。处理器146的输出可以连接到可变电阻R1的控制端。将了解，在一些示例中，可变电阻可以实施为不同固定值的可切换电阻的布置。可编程增益放大器110可以包括第一可变电阻R1，所述第一可变电阻R1具有连接到可编程增益放大器输入102的第一端和连接到差分放大器108的反相输入106的第二端。第二电阻R2可以具有连接到反相输入106的第一端和连接到放大器输出112的第二端。电容C1可以具有连接到反相输入106的第一端和连接到放大器输出112的第二端。电容器C1可以从输入(Vin)中移除高频含量。差分放大器108的非反相输入104可以连接到电源轨。在操作时，可以将在可编程增益放大器输入102上接收的模拟输入放大并输出到第一微分器级118的第一输入。由第一积分器124对在第一微分器级本文档来自技高网...

【技术保护点】
1.一种∑-Δ模数转换器ADC，其特征在于，包括：/n第一微分器级、第一离散时间积分器级和量化器在ADC输入与ADC输出之间的串联布置，所述第一微分器级包括增益跟踪器；/n数模转换器DAC，所述DAC具有连接到所述增益跟踪器的DAC输入和DAC输出；以及/n控制器，所述控制器具有联接到量化器输出的控制输入；其中所述控制器被配置成向所述DAC输入提供数字输入并且向所述增益跟踪器提供增益控制信号，并且其中所述增益跟踪器被配置成将由增益控制输出确定的增益施加到与模拟输入和所述量化器输出上的接收信号的差相对应的信号。/n

【技术特征摘要】
20181126 EP 18306571.31.一种∑-Δ模数转换器ADC，其特征在于，包括：
第一微分器级、第一离散时间积分器级和量化器在ADC输入与ADC输出之间的串联布置，所述第一微分器级包括增益跟踪器；
数模转换器DAC，所述DAC具有连接到所述增益跟踪器的DAC输入和DAC输出；以及
控制器，所述控制器具有联接到量化器输出的控制输入；其中所述控制器被配置成向所述DAC输入提供数字输入并且向所述增益跟踪器提供增益控制信号，并且其中所述增益跟踪器被配置成将由增益控制输出确定的增益施加到与模拟输入和所述量化器输出上的接收信号的差相对应的信号。


2.根据权利要求1所述的∑-ΔADC，其特征在于，所述增益跟踪器进一步包括：
差分放大器，所述差分放大器具有联接到所述ADC输入的第一差分放大器输入、被配置成联接到电源电压的第二差分放大器输入以及差分放大器输出；并且被配置成放大模拟输入信号与ADC输出信号的差；
其中所述DAC输出连接到所述第一差分放大器输入。


3.根据在前的任一项权利要求所述的∑-ΔADC，其特征在于，所述DAC包括可编程电流源。


4.根据在前的任一项权利要求所述的∑-ΔADC，其特征在于，所述DAC包括：
第一DAC可变电阻，所述第一DAC可变电阻布置在参考电压端与所述DAC输出之间；
第二DAC可变电阻，所述第二DAC可变电阻布置在接地参考端与所述DAC输出之间；
其中所述第一可变电阻和所述第二可变...

【专利技术属性】
技术研发人员：格扎维埃·阿尔比内，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL