针对贴附于基板上芯片的量测方法、存储设备以及终端技术

本发明专利技术实施例公开了一种针对贴附于基板上芯片的量测方法、存储设备以及终端。本发明专利技术的测量方法，包括以下步骤：S100、确定基板上的第一基板特征点和第二基板特征点，根据第一基板特征点和第二基板特征点建立三维坐标系，并获取第一基板特征点和第二基板特征点在三维坐标系内的三维坐标；S200、确定芯片上的第一芯片特征点和第二芯片特征点，并获取第一芯片特征点和第二芯片特征点在三维坐标系内的三维坐标；S300、得到芯片相对基板的距离值或芯片相对基板的转角值。本发明专利技术的量测方法，通过机台量测芯片的位置，大大提高对芯片的量测效率，也提高量测的准确性。

Measurement methods, storage devices and terminals for chips attached to substrates

【技术实现步骤摘要】
针对贴附于基板上芯片的量测方法、存储设备以及终端
本专利技术实施例涉及芯片
，具体涉及一种针对贴附于基板上芯片的量测方法、存储设备以及终端。
技术介绍
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用导电银胶贴装到相应的基板架(引线框架)的小岛上，再利用超细的金属(金银铜铝)导线或者导电性树脂将晶片(芯片)上的焊垫(Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路。芯片粘贴在基板上后，需对芯片在基板上的相对位置进行量测，以保证后续对芯片操作的正确性。本申请的专利技术人发现，现有技术中对芯片的位置量测时，将贴附了芯片的基板放置在显微镜下，通过高倍显微镜将基板和芯片放大，以检测芯片在基板上的位置，花费的时间长、工作效率低。
技术实现思路
本专利技术的目的在于提供一种针对贴附于基板上芯片的量测方法、存储设备以及终端，可快速检测芯片相对基板的位置。本专利技术实施例第一方面提供一种针对贴附于基板上芯片的量测方法，用于量测以矩阵阵列分布贴附在基板上的芯片，包括以下步骤：S100、确定基板上的第一基板特征点和第二基板特征点，根据所述第一基板特征点和所述第二基板特征点建立三维坐标系，并获取所述第一基板特征点和所述第二基板特征点在所述三维坐标系内的三维坐标；S200、确定其中一个芯片上的第一芯片特征点和第二芯片特征点，并获取所述第一芯片特征点和所述第二芯片特征点在所述三维坐标系内的三维坐标；S300、根据所述第一基板特征点、所述第二基板特征点、所述第一芯片特征点和所述第二芯片特征点的三维坐标得到芯片与基板的量测结果，所述量测结果包括：芯片相对基板的距离值或芯片相对基板的转角值。在一种可行的方案中，还包括以下步骤：S410、获取芯片的四个顶角特征点，并获取所述四个顶角特征点在所述三维坐标系内的Z轴坐标；S420、获取与所述四个顶角特征点对应的基板上的四个表面特征点，并获取所述四个表面特征点在所述三维坐标系内的Z轴坐标；S430、根据所述四个顶角特征点和所述四个表面特征点的Z轴坐标，得到所述芯片的高度值。在一种可行的方案中，所述基板上设有以矩阵阵列布设的多个指示区域单元，各所述指示区域单元内均预设有基板特征图形，各芯片分别贴附在各所述指示区域单元内；在步骤S100中，具体包括以下步骤：S110、根据相邻的两个指示区域单元内的所述基板特征图形分别确定所述第一基板特征点和所述第二基板特征点；S120、根据所述第一基板特征点和所述第二基板特征点建立三维坐标系；S130、获取所述第一基板特征点和所述第二基板特征点在所述三维坐标系内的三维坐标。在一种可行的方案中，在步骤S120中，具体包括以下步骤：S121、以所述第一基板特征点为原点；S122、以所述第一基板特征点和所述第二基板特征点的连线为X轴；S123、以所述基板内垂直于所述X轴的垂线为Y轴，建立所述三维坐标系。在一种可行的方案中，在步骤S110之前，还包括以下步骤：S111、获取相邻的两个指示区域单元内的基板特征图形的边缘图形；S112、若获取的边缘图形是矩形，则分别获取所述边缘图形的中心点，将所获取的中心点分别标记为所述第一基板特征点和所述第二基板特征点；若获取的边缘图形是T型，则分别获取所述边缘图形的两条T型边的中垂线的垂足点，将所获取的垂足点分别标记为所述第一基板特征点和所述第二基板特征点。在一种可行的方案中，所述芯片上设有多个焊垫，所述焊垫呈矩形；在步骤S200中，具体包括：获取其中一个芯片上的两个焊垫的中心点，将所获取的中心点分别标记为第一芯片特征点和第二芯片特征点，并获取所述第一芯片特征点和所述第二芯片特征点在所述三维坐标系内的三维坐标。在一种可行的方案中，在步骤S300中，具体包括：获取所述第一芯片特征点到所述原点的距离值，并将所述距离值记录为芯片相对基板的距离值。在一种可行的方案中，在步骤S300中，具体包括以下步骤：S310、获取所述第一芯片特征点和所述第二芯片特征点的连线；S320、获取所述连线与所述X轴的夹角值；S330、将所述夹角值记录为芯片相对基板的转角值。本专利技术实施例第二方面提供了一种存储设备，其中存储有多条指令，所述指令适于由处理器加载并执行如上述第一方面所涉及的任意一种可行方案中的针对贴附于基板上的芯片的量测方法。本专利技术实施例第三方面提供了一种终端，包括：处理器，适于实现各指令；以及存储设备，适于存储多条指令，所述指令适于由处理器加载并执行如上述第一方面所涉及的任意一种可行方案中的针对贴附于基板上的芯片的量测方法。基于上述方案可知，本专利技术的针对贴附于基板上芯片的量测方法，通过机台获取基板表面上的两个基板特征点和芯片表面上的两个芯片特征点，通过两个基板特征点建立三维坐标系，并通过基板特征点和芯片特征点在三维坐标系中的坐标值，计算得到芯片相对于基板的位置偏差；通过机台获取两个芯片特征点的连线与两个基板特征点的连线之间的夹角，得到芯片相对基板的转角值。通过本专利技术的量测方法，大大提高对芯片的量测效率，也提高量测的准确性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例一中的针对贴附于基板上芯片的量测方法的流程图；图2为本专利技术实施例一中的基板的示意图；图3为本专利技术实施例一中的基板的局部放大图。图中标号：1、基板；11、指示区域单元；12、基板特征图形；2、芯片；21、芯片特征图形。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连本文档来自技高网...

【技术保护点】
1.一种针对贴附于基板上芯片的量测方法，用于量测以矩阵阵列分布贴附在基板上的芯片，其特征在于，包括以下步骤：/nS100、确定基板上的第一基板特征点和第二基板特征点，根据所述第一基板特征点和所述第二基板特征点建立三维坐标系，并获取所述第一基板特征点和所述第二基板特征点在所述三维坐标系内的三维坐标；/nS200、确定其中一个芯片上的第一芯片特征点和第二芯片特征点，并获取所述第一芯片特征点和所述第二芯片特征点在所述三维坐标系内的三维坐标；/nS300、根据所述第一基板特征点、所述第二基板特征点、所述第一芯片特征点和所述第二芯片特征点的三维坐标得到芯片与基板的量测结果，所述量测结果包括：芯片相对基板的距离值或芯片相对基板的转角值。/n

【技术特征摘要】
1.一种针对贴附于基板上芯片的量测方法，用于量测以矩阵阵列分布贴附在基板上的芯片，其特征在于，包括以下步骤：
S100、确定基板上的第一基板特征点和第二基板特征点，根据所述第一基板特征点和所述第二基板特征点建立三维坐标系，并获取所述第一基板特征点和所述第二基板特征点在所述三维坐标系内的三维坐标；
S200、确定其中一个芯片上的第一芯片特征点和第二芯片特征点，并获取所述第一芯片特征点和所述第二芯片特征点在所述三维坐标系内的三维坐标；
S300、根据所述第一基板特征点、所述第二基板特征点、所述第一芯片特征点和所述第二芯片特征点的三维坐标得到芯片与基板的量测结果，所述量测结果包括：芯片相对基板的距离值或芯片相对基板的转角值。


2.根据权利要求1所述的针对贴附于基板上芯片的量测方法，其特征在于，还包括以下步骤：
S410、获取芯片的四个顶角特征点，并获取所述四个顶角特征点在所述三维坐标系内的Z轴坐标；
S420、获取与所述四个顶角特征点对应的基板上的四个表面特征点，并获取所述四个表面特征点在所述三维坐标系内的Z轴坐标；
S430、根据所述四个顶角特征点和所述四个表面特征点的Z轴坐标，得到所述芯片的高度值。


3.根据权利要求1所述的针对贴附于基板上芯片的量测方法，其特征在于，所述基板上设有以矩阵阵列布设的多个指示区域单元，各所述指示区域单元内均预设有基板特征图形，各芯片分别贴附在各所述指示区域单元内；
在步骤S100中，具体包括以下步骤：
S110、根据相邻的两个指示区域单元内的所述基板特征图形分别确定所述第一基板特征点和所述第二基板特征点；
S120、根据所述第一基板特征点和所述第二基板特征点建立三维坐标系；
S130、获取所述第一基板特征点和所述第二基板特征点在所述三维坐标系内的三维坐标。


4.根据权利要求3所述的针对贴附于基板上芯片的量测方法，其特征在于，在步骤S120中，具体包括以下步骤：
S121、以所述第一基板特征点为原点；
S122、以所述第一基板特征点和所...

【专利技术属性】
技术研发人员：钱杰，赵亚岭，邵滋人，
申请(专利权)人：紫光宏茂微电子上海有限公司，
类型：发明
国别省市：上海;31