一种防止芯片时序违例的系统、方法及装置制造方法及图纸

本发明专利技术公开了一种防止芯片时序违例的系统、方法及装置，该系统包括：鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块。该方法包括：检测模块判断干扰信号，得到判断结果；压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。该装置包括存储器以及用于执行上述防止芯片时序违例方法的处理器。通过使用本发明专利技术，可在有干扰的情况下保证芯片时序正常。本发明专利技术作为一种防止芯片时序违例的系统、方法及装置，可广泛应用于芯片时序领域。

A system, method and device to prevent chip timing violation

【技术实现步骤摘要】
一种防止芯片时序违例的系统、方法及装置
本专利技术涉及芯片时序领域，尤其涉及一种防止芯片时序违例的系统、方法及装置。
技术介绍
数字集成电路采用同步时序电路作为基本结构，数据流在时钟沿到来时被读入触发器，经过数据路径运算之后，在下一个时钟沿到来时，将结果读入到下一级触发器的输出端，为了维持集成电路正常有序运转(避免时序违例)，目前较多的是采用在编写RTL代码时，考虑硬件资源的结构，选择延时较小的编写方式，或采用流水线拆分长数据路径延时模块，但都是局限于针对集成电路无外加干扰、无复杂电磁环境下所作的时序避错，而在实际场景中，集成电路芯片一般都处于一个电磁复杂环境，甚至可能遭受有意的电磁攻击，当干扰波幅度足够大时会导致电路失效，较为常见的电路失效就是产生时序违例，目前采用的方法不能在有干扰情况下的保证时序正常。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种防止时序违例的系统、方法及装置，可在有干扰的情况下保证时序正常。本专利技术所采用的第一技术方案是：一种防止芯片时序违例的系统，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。进一步，所述检测模块包括模数转换ADC、存储器、数模转换DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。进一步，还包括第二双路选择器，所述第二双路选择器的输出端与压控振荡器的第二输入端连接，所述第二双路选择器的第一输入端与电压比较器的输出端第二端口连接，所述第二双路选择器的第二输入端接地。进一步，所述环路滤波器模块包括电阻、第一电容和第二电容，所述电阻的第一端点与第一电容的第一端点连接，所述电阻的第二端点与第二电容的第一端点连接，所述第一电容的第二端点与第二电容的第二端点连接。进一步，所述电荷泵模块采用多个MOS管组成。本专利技术所采用的第二技术方案是：一种防止芯片时序违例的方法，包括以下步骤：检测模块判断干扰信号，得到判断结果；压控振荡器根据判断结果控制双路选择器的选通信号并生成受控电压；根据受控电压生成震荡频率并将震荡频率反馈给鉴频器。进一步，所述判断结果包括有干扰信号和无干扰信号，所述根据判断结果控制双路选择器的选通信号具体为：判断结果为无干扰信号，双路选择器选通“0”输入，受控电压为VCont1＝VConto；判断结果为有干扰信号，双路选择器选通“1”输入，受控电压为VCont1＝VConto+Arfsin(2πfrft)。进一步，判断结果为无干扰信号，所述根据判断结果控制双路选择器的选通信号还包括将VConto转换成数字量存储后经数模转换输出模拟量VConto，所述VConto为未收到干扰的滤波器输出电压。进一步，所述检测模块判断干扰信号，得到判断结果这一步骤之后还包括：检测到逻辑电路和压控震荡器为不同电源供电，启动第二双路选择器。本专利技术所采用的第三技术方案是：一种防止时序违例的装置，包括：至少一个处理器；至少一个存储器，用于存储至少一个程序；当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如上所述所述一种防止芯片时序违例的方法。本专利技术系统、方法及装置的有益效果是：本专利技术通过检测模块判断是否有外加干扰，控制选通信号以改变压控振荡器的受控电压，从而产生一个较少的震荡频率，使得时钟周期加大，避免时序违例的发生。附图说明图1是本专利技术一种防止芯片时序违例的系统结构框图；图2是本专利技术鉴频器的具体实施例图；图3是本专利技术电荷泵和环路滤波器的具体实施例图；图4是本专利技术压控振荡器的具体实施例图；图5是本专利技术加干扰电压与震荡频率的关系图；图6是本专利技术一种防止芯片时序违例的方法步骤图；图7是本专利技术一种防止芯片时序违例的系统一具体实施例图。具体实施方式下面结合附图和具体实施例对本专利技术做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。数字芯片受到电源干扰时，各门的门延时会增加，从而导致整个数据路径的总体延时增加，会产生时序违例(建立时间裕量不够，即公式：tcq+tdp＜tclk-tsetup不满足)，本专利技术提出的纠错理念是：一旦检测到电源干扰，就降低时钟频率(即增大tclk，从而不等式又得到满足)，纠正时序违例。如图1所示，本专利技术提供了一种防止芯片时序违例的系统，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。具体地，所述鉴频器模块采用D触发器鉴频器，包括两路输入，参考信号和压控振荡器的反馈信号，具体结构图可参照图2，所述压控振荡器可采用MOS电阻型环形振荡器，具体可参照图3；避免时序违例即需要生成较小的时钟频率，通过本系统，改变压控振荡器的受控电压，使其产生一个更小的震荡频率，具体加干扰电压与震荡频率的关系如图5，。进一步作为本系统的优选实施例，所述检测模块包括模数转换ADC、存储器、数模转换DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。具体地，所述存储器用于存储在未干扰的状态下的环路滤波器的输出，电压比较器用于比较环路滤波器的输出和存储在存储器上的电压，根据比较结果控制双路选择器的选通信号，进而控制压本文档来自技高网...

【技术保护点】
1.一种防止芯片时序违例的系统，其特征在于，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。/n

【技术特征摘要】
1.一种防止芯片时序违例的系统，其特征在于，包括鉴频器模块、电荷泵模块、环路滤波器模块、检测模块、双路选择器和压控振荡器模块，所述鉴频器的输出端通过电荷泵与环路滤波器的输入端连接，所述环路滤波器的第一输出端与双路选择器的第一输入端连接，所述环路滤波器的第二输出端与检测模块的输入端连接，所述检测模块的输出端与双路选择器的第二输入端连接，所述双路选择器的输出端与压控振荡器模块的输入端连接，所述压控振荡器的输出端与鉴频器的输入端连接。


2.根据权利要求1所述一种防止芯片时序违例的系统，其特征在于：所述检测模块包括模数转换ADC、存储器、数模转换DAC和电压比较器，所述环路滤波器的第二输出端第一端口与模数转换器ADC的输入端连接，所述模数转换ADC的输出端经过存储器与数模转换DAC的输入端连接，所述数模转换DAC的输出端第一端口与双路选择器的第二输入端第一端口连接，所述电压比较器的第一输入端与环路滤波器的第二输出端第二端口连接，所述电压比较器的第二输入端与数模转换DAC的输出端第二端口连接，所述电压比较器的输出端与双路选择器的第二输入端第二端口连接。


3.根据权利要求2所述一种防止芯片时序违例的系统，其特征在于：还包括第二双路选择器，所述第二双路选择器的输出端与压控振荡器的第二输入端连接，所述第二双路选择器的第一输入端与电压比较器的输出端第二端口连接，所述第二双路选择器的第二输入端接地。


4.根据权利要求3所述一种防止芯片时序违例的系统，其特征在于：所述环路滤波器模块包括电阻、第一电容和第二电容，所述电阻的第一端点与第一电容的第一端点连接，所述电阻的第二端点与第二电容的第一端点连接，所述第一电容的第二端点与第二电容的第二端点连接。


5.根据权利要求4所述一种防止芯片时序违例的系统，其特征在于：所述电荷泵模块采用多个M...

【专利技术属性】
技术研发人员：粟涛，张志文，陈弟虎，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东;44