扇出型半导体封装件制造技术

本发明专利技术提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：第一连接结构，具有第一表面和第二表面；第一半导体芯片，设置在第一表面上；第一包封剂，设置在第一表面上并覆盖第一半导体芯片的至少一部分；第二半导体芯片，设置在第二表面上；一个或更多个第一金属构件，设置在第二表面上；一个或更多个第二金属构件，设置在第二表面上；第二包封剂，设置在第二表面上，并分别覆盖第二半导体芯片的至少一部分以及第一金属构件和第二金属构件的至少一部分；以及第二连接结构，设置在第二包封剂的其上设置有第一连接结构的侧的相对侧上。

Fan out semiconductor package

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2018年11月20日在韩国知识产权局提交的第10-2018-0143626号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种扇出型半导体封装件。
技术介绍
半导体芯片的技术发展的主要趋势是不断减小组件的尺寸。因此，在封装领域中，根据对小尺寸的半导体芯片等的需求的快速增长，需要在小型化的同时实现多个引脚。为了满足这种需求，已经提出了扇出型半导体封装作为封装技术。在这种扇出型半导体封装件的情况下，除了其中设置有半导体芯片的区域之外，还可使诸如焊球等的电连接金属件重新分布，使得可在小型化的同时实现多个引脚。
技术实现思路
提供本
技术实现思路
以按照简化的形式对所选择的构思进行介绍，并在下面的具体实施方式中进一步描述所述构思。本
技术实现思路
既不意在限定所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。本公开的一方面在于提供一种扇出型半导体封装件，该扇出型半导体封装件即使在使用多个半导体芯片的情况下，也可小型化并改善性能，并且该扇出型半导体封装件中翘曲可得到改善。本公开中提出的各种方案之一在于通过将半导体芯片设置在连接结构的相应的上侧和下侧来封装多个半导体芯片。在这种情况下，可围绕下部的半导体芯片引入用于上部信号和下部信号之间的连接的金属构件和用于控制翘曲的金属构件。根据本公开的一方面，一种扇出型半导体封装件包括：第一连接结构，包括包含第一信号图案的第一重新分布层，第一连接结构具有彼此相对的第一表面和第二表面；第一半导体芯片，设置在第一连接结构的第一表面上，第一半导体芯片具有其上设置有第一连接垫的第一有效表面和与第一有效表面相对的第一无效表面；第一包封剂，设置在第一连接结构的第一表面上并覆盖第一半导体芯片的至少一部分；第二半导体芯片，设置在第一连接结构的第二表面上，第二半导体芯片具有其上设置有第二连接垫的第二有效表面和与第二有效表面相对的第二无效表面；一个或更多个第一金属构件，设置在第一连接结构的第二表面上并电连接到第一信号图案；一个或更多个第二金属构件，设置在第一连接结构的第二表面上并与第一信号图案电绝缘；第二包封剂，设置在第一连接结构的第二表面上，并分别覆盖第二半导体芯片的至少一部分以及第一金属构件和第二金属构件的至少一部分；以及第二连接结构，设置在第二包封剂的其上设置有第一连接结构的侧的相对侧上，第二连接结构包括具有第二信号图案的第二重新分布层。第一连接垫和第二连接垫通过第一重新分布层的第一信号图案和第二重新分布层的第二信号图案以及第一金属构件彼此电连接。根据本公开的一方面，一种扇出型半导体封装件包括：第一连接结构，包括第一重新分布层，并具有彼此相对的第一表面和第二表面；第一半导体芯片，设置在第一连接结构的第一表面上；第一包封剂，设置在第一连接结构的第一表面上并覆盖第一半导体芯片的至少一部分；第二半导体芯片，设置在第一连接结构的第二表面上；多个第一金属构件，设置在第一连接结构的第二表面上并电连接到第一重新分布层；多个第二金属构件，设置在第一连接结构的第二表面上并与第一重新分布层电绝缘；第二包封剂，设置在第一连接结构的第二表面上，并分别覆盖第二半导体芯片的至少一部分以及第一金属构件和第二金属构件的至少一部分；以及第二连接结构，设置在第二包封剂的其上设置有第一连接结构的侧的相对侧上，第二连接结构包括第二重新分布层。第一半导体芯片和第二半导体芯片通过第一重新分布层和第二重新分布层以及所述多个第一金属构件彼此电连接，并且所述多个第二金属构件的数量大于所述多个第一金属构件的数量。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性剖视图；图4是示出扇入型半导体封装件的封装工艺的示意性剖视图；图5是示出扇入型半导体封装件安装在印刷电路板上并最终安装在电子装置的主板上的情况的示意性剖视图；图6是示出扇入型半导体封装件嵌入印刷电路板中并最终安装在电子装置的主板上的情况的示意性剖视图；图7是示出扇出型半导体封装件的示意性剖视图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图；图9是示出扇出型半导体封装件的示例的示意性剖视图；图10是沿着图9的线I-I'截取的扇出型半导体封装件的示意性剖切平面图；图11是沿着图9的线II-II'截取的扇出型半导体封装件的示意性剖切平面图；图12和图13是示出图9的扇出型半导体封装件的示意性制造示例的示图；图14是扇出型半导体封装件的另一示例的示意性剖视图；图15是扇出型半导体封装件的另一示例的示意性剖视图；图16示意性示出了根据示例的扇出型半导体封装件的效果；并且图17示意性示出了根据现有技术的扇出型半导体封装件的问题。具体实施方式在下文中，将参照附图描述本公开的示例。为了清楚，可夸大或减小附图中的构成元件的形状和尺寸。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，所述扇出型半导体封装件包括：/n第一连接结构，包括包含第一信号图案的第一重新分布层，所述第一连接结构具有彼此相对的第一表面和第二表面；/n第一半导体芯片，设置在所述第一连接结构的所述第一表面上，所述第一半导体芯片具有其上设置有第一连接垫的第一有效表面和与所述第一有效表面相对的第一无效表面；/n第一包封剂，设置在所述第一连接结构的所述第一表面上并覆盖所述第一半导体芯片的至少一部分；/n第二半导体芯片，设置在所述第一连接结构的所述第二表面上，所述第二半导体芯片具有其上设置有第二连接垫的第二有效表面和与所述第二有效表面相对的第二无效表面；/n一个或更多个第一金属构件，设置在所述第一连接结构的所述第二表面上并电连接到所述第一信号图案；/n一个或更多个第二金属构件，设置在所述第一连接结构的所述第二表面上并与所述第一信号图案电绝缘；/n第二包封剂，设置在所述第一连接结构的所述第二表面上，并分别覆盖所述第二半导体芯片的至少一部分以及所述第一金属构件和所述第二金属构件的至少一部分；以及/n第二连接结构，设置在所述第二包封剂的其上设置有所述第一连接结构的侧的相对侧上，所述第二连接结构包括具有第二信号图案的第二重新分布层，/n其中，所述第一连接垫和所述第二连接垫通过所述第一重新分布层的所述第一信号图案和所述第二重新分布层的所述第二信号图案以及所述第一金属构件彼此电连接。/n...

【技术特征摘要】
20181120 KR 10-2018-01436261.一种扇出型半导体封装件，所述扇出型半导体封装件包括：
第一连接结构，包括包含第一信号图案的第一重新分布层，所述第一连接结构具有彼此相对的第一表面和第二表面；
第一半导体芯片，设置在所述第一连接结构的所述第一表面上，所述第一半导体芯片具有其上设置有第一连接垫的第一有效表面和与所述第一有效表面相对的第一无效表面；
第一包封剂，设置在所述第一连接结构的所述第一表面上并覆盖所述第一半导体芯片的至少一部分；
第二半导体芯片，设置在所述第一连接结构的所述第二表面上，所述第二半导体芯片具有其上设置有第二连接垫的第二有效表面和与所述第二有效表面相对的第二无效表面；
一个或更多个第一金属构件，设置在所述第一连接结构的所述第二表面上并电连接到所述第一信号图案；
一个或更多个第二金属构件，设置在所述第一连接结构的所述第二表面上并与所述第一信号图案电绝缘；
第二包封剂，设置在所述第一连接结构的所述第二表面上，并分别覆盖所述第二半导体芯片的至少一部分以及所述第一金属构件和所述第二金属构件的至少一部分；以及
第二连接结构，设置在所述第二包封剂的其上设置有所述第一连接结构的侧的相对侧上，所述第二连接结构包括具有第二信号图案的第二重新分布层，
其中，所述第一连接垫和所述第二连接垫通过所述第一重新分布层的所述第一信号图案和所述第二重新分布层的所述第二信号图案以及所述第一金属构件彼此电连接。


2.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属构件和所述第二金属构件具有相同的厚度。


3.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属构件的表面和所述第二金属构件的表面与所述第一连接结构接触，并且所述第一金属构件和所述第二金属构件的与和所述第一连接结构接触的表面相对的表面彼此共面。


4.根据权利要求1所述的扇出型半导体封装件，其中，所述一个或更多个第二金属构件分别彼此电隔离并且与所述第一重新分布层和所述第二重新分布层电隔离。


5.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属构件和所述第二金属构件是金属柱。


6.根据权利要求5所述的扇出型半导体封装件，其中，所述第一金属构件包括比所述第二金属构件的金属层的数量更多的数量的金属层。


7.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属构件和所述第二金属构件设置为与所述第二半导体芯片并排。


8.根据权利要求1所述的扇出型半导体封装件，其中，所述第一有效表面与所述第一连接结构的所述第一表面物理接触，并且
所述第二无效表面通过粘合构件附着到所述第二连接结构的所述第二表面。


9.根据权利要求1所述的扇出型半导体封装件，所述扇出型半导体封装件还包括设置在所述第一连接结构的所述第一表面上的框架，所述框架具有通孔，
其中，所述第一半导体芯片设置在所述通孔中，并且
所述第一包封剂覆盖所述框架的至少一部分并填充所述通孔的至少一部分。


10.根据权利要求9所述的扇出型半导体封装件，其中，所述框架具有其上分别设置有第一金属层和第二金属层的两个表面。


11.根据权利要求10所述的扇出型半导体封装件，其中，所述框架还包括设置在所述通孔的内表面上的第三金属层。


12.根据权利要求9所述的扇出型半导体封装件，其中，所述框架包括：第一绝缘层，与所述第一连接结构接触；第一布线层，与所述第一连接结构接触并且嵌入所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的其中嵌入有所述第一布线层的侧相对的侧上；第二绝缘层，设置在所述第一绝缘层的与所述第一绝缘层的其中嵌入有所述第一布线层的侧相对的侧上，所述第二绝缘层覆盖所述第二布线层；以及第三布线层，设置在所述第二绝缘...

【专利技术属性】
技术研发人员：赵俸紸，姜明衫，高永宽，李健，李在杰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR