一种多个拼接显示屏视频同步的显示系统及其方法技术方案

本发明专利技术提供了一种多个拼接显示屏视频同步的显示系统及其方法，包括显卡、至少一个拼接控制设备和显示屏，显卡包括信号输出端口和帧差控制器，该拼接控制设备包括读写缓存模块、拼接控制模块，帧差控制器与各个读写缓存模块通过控制线进行相互通信控制。本发明专利技术利用现有的硬件设备，通过HDMI或者DisplayPort的控制信号线在空闲状态时进行显卡与不同拼接控制设备的帧的位置信息状态交换，通过显卡的帧差控制器、拼接控制设备的拼接控制模块、视频传输线缆中的控制线形成闭环协同控制并实现对多个拼接屏的视频帧同步。本发明专利技术充分利用显卡的帧输出调节能力、拼接屏控制设备的调节能力进行闭环帧同步控制，比单纯依靠显卡进行单向帧同步的效果更好。

A display system and method for video synchronization of multiple splicing display screens

【技术实现步骤摘要】
一种多个拼接显示屏视频同步的显示系统及其方法
本专利技术属于显示处理
，尤其涉及一种多个拼接显示屏视频同步的显示系统及其方法。
技术介绍
在电视墙、多屏投影等应用场合需要用到视频拼接设备。该视频拼接设备将输入的视频信号进行实时分割，然后同步输出不同的画面给不同的显示设备。如果使用多个视频拼接设备时，则这些视频拼接设备相互之间也要保持帧同步，这样才能减少多个画面之间的撕裂感、错位感。比如在一些超大型拼接屏应用中，往往使用多台拼接屏来接收同一显卡输出的不同视频源，视频拼接设备就是对此视频源进行分割在传输给更多的拼接屏。由于显卡的计算能力有限，在同时输出多个视频时往往存在帧的速率不稳定现象，这种不稳定的帧率视频输出到拼接设备后，会造成不同的拼接屏之间存在帧不同步现象。现有的用来同步多个拼接设备的方法完全依靠显卡自身的软硬件处理能力，比如强制开启垂直同步、限制渲染帧数、线程优化等方法来调整多屏输出，此方法并不能彻底解决显卡的各个输出端口之间的不同步现象，并且往往给图像质量带来其它负面的影响。
技术实现思路
本专利技术的目的在于克服上述现有技术存在的不足，提供一种多个拼接显示屏视频同步的显示系统及其方法，利用现有的硬件设备，通过HDMI或者DisplayPort的控制信号线在空闲状态时进行显卡与不同拼接控制设备的帧的位置信息状态交换，通过显卡的帧差控制器、拼接控制设备的拼接控制模块、视频传输线缆中的控制线形成闭环协同控制并实现对多个拼接屏的视频帧同步。本专利技术充分利用显卡的帧输出调节能力、拼接屏控制设备的调节能力进行闭环帧同步控制，比单纯依靠显卡进行单向帧同步的效果更好。本专利技术提供了一种多个拼接显示屏视频同步的显示系统，包括显卡、拼接控制设备和显示屏；所述显卡包括至少两个用于输出包含具有特定帧率视频信号数据的信号数据的信号输出端口和至少一个用于调整该信号数据帧同步的帧差控制器，该显卡通过数据线和控制线与所述拼接控制设备电连接；所述拼接控制设备数量与所述信号输出端口一致、并包括用于连续存储该信号输出端口处传输的信号数据的读写缓存模块和用于对该读写缓存模块中所存储的信号数据进行分割或分屏处理的拼接控制模块，所述读写缓存模块通过数据线一一对应地与所述信号输出端口电连接、并通过控制线与所述帧差控制器连接，所述拼接控制模块与该读写缓存模块电连接；所述显示屏数量与所述信号输出端口一致，该显示屏用于显示经过分割或分屏处理后的信号数据、并与所述拼接控制模块电连接。进一步地，所述读写缓存模块包括第一循环缓存单元、第二循环缓存单元和第三循环缓存单元；所述显卡和所述拼接控制模块依次循环地在不同的循环缓存单元中分别对该读写缓存模块进行写入和读取，所述显卡的写入操作比所述拼接控制模块的读取操作早一帧。进一步地，所述拼接控制模块包括FPGA芯片。进一步地，所述控制线为HDMI中用于传输控制数据的SDA线和用于通信时钟的SCL线。进一步地，所述控制线为DisplayPort中用于传输设定与控制指令的双向传输辅助通道。本专利技术还提供了一种多个拼接显示屏视频同步的显示方法，该方法包括：步骤S1，所述显卡中的至少一个信号输出端口通过数据线将包含具有特定帧率视频信号数据的信号数据传输至与所述信号输出端口一一对应的读写缓存模块；步骤S2，所述具有特定帧率视频信号数据的信号数据传输至不同的读写缓存模块后，该读写缓存模块通过控制线将其当前各个循环缓存单元的状态传输至显卡中的帧差控制器；步骤S3，该帧差控制器与各个读写缓存模块通过控制线进行相互通信控制，并根据当前各读写缓存模块中的循环缓存单元的状态，控制各个读写缓存模块中的视频信号数据的帧率保持同步，来实现各个显示屏的帧同步；步骤S4，该拼接控制设备中的拼接控制模块在读写缓存模块中读取信号数据，并经过分割或分屏处理后传输至显示屏，显示屏显示该处理后的内容。进一步地，在步骤S3中，该帧差控制器根据当前各读写缓存模块中的循环缓存单元的状态，通过控制信号输出端口来调整该信号输出端口自身的帧的输出速率来达到帧同步。进一步地，在步骤S3中，该帧差控制器根据当前各读写缓存模块中的循环缓存单元的状态，控制各个拼接控制设备通过丢弃一帧或者重复一帧的方式来达到帧同步。进一步地，所述显卡和所述拼接控制模块依次循环地在不同的循环缓存单元中分别对该读写缓存模块进行写入和读取，所述显卡的写入操作比所述拼接控制模块的读取操作早一帧；所述读写缓存模块包括第一循环缓存单元、第二循环缓存单元和第三循环缓存单元，所述显卡写入信号数据至该第一循环缓存单元，所述拼接控制模块从该第三循环缓存单元读取；当所述显卡写入信号数据至该第二循环缓存单元，所述拼接控制模块从该第一循环缓存单元读取；当所述显卡写入信号数据至该第三循环缓存单元，所述拼接控制模块从该第二循环缓存单元读取，如此不断循环。进一步地，所述控制线为HDMI中用于传输控制数据的SDA线和用于通信时钟的SCL线。本专利技术的有益效果：本专利技术提供了一种多个拼接显示屏视频同步的显示系统及其方法，该显示系统包括显卡、拼接控制设备和显示屏，所述显卡包括信号输出端口和帧差控制器、并通过数据线和控制线与拼接控制设备电连接，该拼接控制设备包括读写缓存模块、拼接控制模块，对信号数据进行缓存并进行分隔或分屏处理，帧差控制器与各个读写缓存模块通过控制线进行相互通信控制。本专利技术利用现有的硬件设备，通过HDMI或者DisplayPort的控制信号线在空闲状态时进行显卡与不同拼接控制设备的帧的位置信息状态交换，通过显卡的帧差控制器、拼接控制设备的拼接控制模块、视频传输线缆中的控制线形成闭环协同控制并实现对多个拼接屏的视频帧同步。本专利技术充分利用显卡的帧输出调节能力、拼接屏控制设备的调节能力进行闭环帧同步控制，比单纯依靠显卡进行单向帧同步的效果更好。附图说明利用附图对本专利技术作进一步说明，但附图中的实施例不构成对本专利技术的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。图1是本专利技术提供的一种多个拼接显示屏视频同步的显示系统的结构框图。图2是本专利技术提供的一种多个拼接显示屏视频同步的显示方法的流程示意图。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目本文档来自技高网...

【技术保护点】
1.一种多个拼接显示屏视频同步的显示系统，包括显卡、拼接控制设备和显示屏，其特征在于，/n所述显卡包括至少两个用于输出包含具有特定帧率视频信号数据的信号数据的信号输出端口和至少一个用于调整该信号数据帧同步的帧差控制器，该显卡通过数据线和控制线与所述拼接控制设备电连接；/n所述拼接控制设备数量与所述信号输出端口一致、并包括用于连续存储该信号输出端口处传输的信号数据的读写缓存模块和用于对该读写缓存模块中所存储的信号数据进行分割或分屏处理的拼接控制模块，所述读写缓存模块通过数据线一一对应地与所述信号输出端口电连接、并通过控制线与所述帧差控制器连接，所述拼接控制模块与该读写缓存模块电连接；/n所述显示屏数量与所述信号输出端口一致，该显示屏用于显示经过分割或分屏处理后的信号数据、并与所述拼接控制模块电连接。/n

【技术特征摘要】
1.一种多个拼接显示屏视频同步的显示系统，包括显卡、拼接控制设备和显示屏，其特征在于，
所述显卡包括至少两个用于输出包含具有特定帧率视频信号数据的信号数据的信号输出端口和至少一个用于调整该信号数据帧同步的帧差控制器，该显卡通过数据线和控制线与所述拼接控制设备电连接；
所述拼接控制设备数量与所述信号输出端口一致、并包括用于连续存储该信号输出端口处传输的信号数据的读写缓存模块和用于对该读写缓存模块中所存储的信号数据进行分割或分屏处理的拼接控制模块，所述读写缓存模块通过数据线一一对应地与所述信号输出端口电连接、并通过控制线与所述帧差控制器连接，所述拼接控制模块与该读写缓存模块电连接；
所述显示屏数量与所述信号输出端口一致，该显示屏用于显示经过分割或分屏处理后的信号数据、并与所述拼接控制模块电连接。


2.如权利要求1所述的多个拼接屏视频同步的显示系统，其特征在于，所述读写缓存模块包括第一循环缓存单元、第二循环缓存单元和第三循环缓存单元；所述显卡和所述拼接控制模块依次循环地在不同的循环缓存单元中分别对该读写缓存模块进行写入和读取，所述显卡的写入操作比所述拼接控制模块的读取操作早一帧。


3.如权利要求1所述的多个拼接屏视频同步的显示系统，其特征在于，所述拼接控制模块包括FPGA芯片。


4.如权利要求1所述的多个拼接屏视频同步的显示系统，其特征在于，所述控制线为HDMI中用于传输控制数据的SDA线和用于通信时钟的SCL线。


5.如权利要求1所述的多个拼接屏视频同步的显示系统，其特征在于，所述控制线为DisplayPort中用于传输设定与控制指令的双向传输辅助通道。


6.一种多个拼接显示屏视频同步的显示方法，其特征在于，该方法包括：
步骤S1，所述显卡中的至少一个信号输出端口通过数据线将包含具有特定帧率视频信号数据的信号数据传输至与所述信号输出端口一一对应的读写缓存模...

【专利技术属性】
技术研发人员：谢新辉，
申请(专利权)人：井冈山电器有限公司，
类型：发明
国别省市：江西;36