一种带电压隔离的低功耗PMOS管衬底切换电路制造技术

本发明专利技术公开了一种带电压隔离功能的低功耗PMOS管衬底切换电路，包括衬底切换控制单元、衬底切换单元、第一电压输入端、第二电压输入端、衬底电压输出端，衬底切换控制单元产生合理的判断逻辑信号，用于控制衬底切换单元，将衬底电压输出端始终连接到第一电压输入端、第二电压输入端的最高电位，包括若干PMOS管、第二弱下拉器件，衬底切换单元将PMOS管的衬底始终连接到第一电压输入端、第二电压输入端的最高电位，包括若干PMOS管、弱下拉器件，PMOS管、弱下拉器件为低耐压器件，本发明专利技术采取器件耐压隔离方法，使得器件的耐压值控制在安全工作范围以内，达到使用低耐压器件实现高耐压值的自动衬底切换电路，电源电压差分辨率高，功耗消耗低。既降低了芯片生产制造成本，也提高了芯片耐压兼容性，拓宽了芯片应用范围。

A low power PMOS substrate switching circuit with voltage isolation

【技术实现步骤摘要】
一种带电压隔离的低功耗PMOS管衬底切换电路
本专利技术涉及集成电路设计领域，尤其涉及一种带电压隔离的低功耗PMOS管衬底切换电路。
技术介绍
集成电路芯片设计中，一般将PMOS晶体管的衬底接最高电位，NMOS晶体管的衬底接最低电位，以保证源漏极与衬底间的寄生PN节处于反向偏置，防止漏电或闩锁效应(Latch-up)，对于多电源系统而言，通用做法为设计专门的衬底切换电路，以选取多电源系统中的最高电位，从而保证电路模块的正常供电。传统的衬底切换电路，如图1所示，由两个二极管构成，两个输入端(VCC，VSPAD)分别连接到两个二极管的正端，两个二极管的负端连在一起构成输出端VMAX。该电路非常简单，但缺陷也较为明显，当两个电压较为接近时，即压差低于PN节的VTH阈值时，VMAX切换电路无法完成电压切换功能，甚至会引起Lath-up效应。中国专利号CN105049029B的专利技术专利公开了一种PMOS管衬底切换电路，所述PMOS管衬底切换电路至少包括：第一PMOS管、第二PMOS管、第三PMOS管、弱下拉器件、第一电压输入端、第二电压输入端以及衬底电压输出端；所述第一PMOS管的漏端与第二PMOS管的漏端连接至衬底电压输出端；所述第一PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第一PMOS管的源端、第二PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第二PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连。该专利技术专利解决电压差分辨率低的问题，并且实现了根据多电源输入电压的高低进行自动切换，同时具有电路简洁实用，硅片面积小的特点。但当电源电压超出了器件的正常耐压范围时，该电路存在耐压击穿风险，所述衬底切换功能将全部失效。现今市面上主流32位通用MCU控制芯片均支持5V-ToleranceIO功能(即3.3V正常工作电压的器件，最高可以承受5V电压而不发生损坏)。因此，提供一种使用低耐压器件实现高耐压值的自动衬底切换电路，成为亟待解决的问题。
技术实现思路
本专利技术的目的在于克服现有技术中，当电源电压超出了器件的正常耐压范围时，可能出现的器件耐压击穿导致衬底切换功能失效的技术问题，并基于此，提出一种带电压隔离的低功耗PMOS管衬底切换电路。一种带电压隔离的低功耗PMOS管衬底切换电路，包括衬底切换控制单元、衬底切换单元、第一电压输入端、第二电压输入端、衬底电压输出端，所述衬底切换控制单元包括多个PMOS管、弱下拉器件，用于产生电压控制信号，控制衬底切换单元，将衬底电压输出端始终连接到第一电压输入端、第二电压输入端的最高电位，所述衬底切换单元包括多个PMOS管，用于将PMOS管的衬底始终连接到第一电压输入端、第二电压输入端的最高电位，所述PMOS管为低耐压器件。进一步的，所述衬底切换控制单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、弱下拉器件，所述第一PMOS管的源端通过弱下拉器件连接至第二电压输入端，所述第一PMOS管的漏端通过弱下拉器件与地连接，所述第一PMOS管的栅端连接至第一电压输入端；所述第二PMOS的源端与第四PMOS管的漏端连接，所述第二PMOS的漏端通过弱下拉器件与地连接，所述第二PMOS管的栅端通过弱下拉器件与地连接，所述第二PMOS管的栅端还与第三PMOS管的栅端连接；所述第三PMOS的源端通过弱下拉器件连接至衬底电压输出端，所述第三PMOS的源端还与第四PMOS管的栅端连接，所述第三PMOS管的漏端通过弱下拉器件与地连接，所述第三PMOS管的栅端分别与第一PMOS管的漏端和第二PMOS管的栅端连接，所述第三PMOS管的栅端还通过弱下拉器件与地连接；所述第四PMOS管的源端通过弱下拉器件连接至衬底电压输出端，所述第四PMOS的漏端与第二PMOS的源端连接，所述第四PMOS管的栅端连接至衬底电压输出端，所述第四PMOS管的栅端还与第三PMOS管的源端连接。进一步的，所述的弱下拉器件为电流源器件和/或电阻。进一步的，所述的弱下拉器件包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、电流源器件，所述的电流源器件包括第一NMOS管、第二NMOS管、第三NMOS管，所述第一电阻的一端与第一PMOS管的源端连接，所述第一电阻的另一端连接至第二电压输入端，所述第二电阻的一端分别与第一PMOS管的漏端、第二NMOS管的栅端连接，所述第二电阻的一端与地连接，所述第三电阻的一端分别与第一NMOS管的漏端、第二NMOS管的栅端连接，所述第三电阻的另一端连接至第一电压输入端，所述第一NMOS管的源端接地，所述第四电阻的一端与第四PMOS管的源端连接，所述第四电阻的另一端连接至衬底电压输出端，所述第五电阻的一端分别与第三PMOS管的源端、第四PMOS管的栅端连接，所述第五电阻的另一端连接至衬底电压输出端，所述第一NMOS管的漏端通过第三电阻连接至第一电压输入端，所述第一NMOS管的漏端还与第二NMOS管的栅端连接，所述第一NMOS管的栅端与第一PMOS管的漏端连接；所述第二NMOS的源端接地，所述第二NMOS的漏端与第二PMOS管的漏端连接，所述第二NMOS管的栅端与第一NMOS管的漏端连接；所述第三NMOS的源端接地，所述第三NMOS管的漏端与第三PMOS管的漏端连接，所述第三NMOS管的栅端分别与第三PMOS管的栅端和第二PMOS管的栅端连接。进一步的，所述的衬底切换单元包括第五PMOS管、第六PMOS管，所述第五PMOS管的源端连接至衬底电压输出端，所述第五PMOS管的漏端连接至第一电压输入端，所述第五PMOS管的栅端分别与第二PMOS的源端、第四PMOS管的漏端连接；所述第六PMOS的源端连接至衬底电压输出端，所述第六PMOS管的漏端连接至第二电压输入端，所述第六PMOS管的栅端分别与第三PMOS管的源端、第四PMOS管的栅端连接。进一步的，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的衬底连接在一起。进一步的，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的阈值电压为VTH，第一电压输入端为VCC，第二电压输入端为VSPAD、衬底电压输出端VMAX，当VSPAD≤VCC时，VMAX为VCC；当VSPAD≥VCC+VTH时，VMAX切换为VSPAD。一种集成芯片，包括上述的带电压隔离的低功耗PMOS管衬底切换电路。由上述对本专利技术的描述可知，与现有技术相比，本专利技术提供的一种带电压隔离的低功耗PMOS管衬底切换电路，采取了器件耐压隔离方法，使得器件的耐压值控制在安全工作范围以内，达到使用低耐压器件实现高耐压值的自动衬底切换电路，电源电压差分辨率高，功耗消耗低。既降低了芯片生产制造成本，也提高了芯片耐压兼容性，拓宽了芯片应用范围。附图说明图1为本专利技术
技术介绍
中传统的衬底切换电路；图2为本专利技术带电压隔离的低功耗PMOS管衬底切换本文档来自技高网...

【技术保护点】
1.一种带电压隔离功能的低功耗PMOS管衬底切换电路，其特征在于：包括衬底切换控制单元、衬底切换单元、第一电压输入端、第二电压输入端、衬底电压输出端，所述衬底切换控制单元包括多个PMOS管、弱下拉器件，用于产生控制信号控制衬底切换单元，将衬底电压输出端始终连接到第一电压输入端、第二电压输入端的最高电位，所述衬底切换单元包括多个PMOS管，用于将PMOS管的衬底始终连接到第一电压输入端、第二电压输入端的最高电位，所述PMOS管为低耐压器件。/n

【技术特征摘要】
1.一种带电压隔离功能的低功耗PMOS管衬底切换电路，其特征在于：包括衬底切换控制单元、衬底切换单元、第一电压输入端、第二电压输入端、衬底电压输出端，所述衬底切换控制单元包括多个PMOS管、弱下拉器件，用于产生控制信号控制衬底切换单元，将衬底电压输出端始终连接到第一电压输入端、第二电压输入端的最高电位，所述衬底切换单元包括多个PMOS管，用于将PMOS管的衬底始终连接到第一电压输入端、第二电压输入端的最高电位，所述PMOS管为低耐压器件。


2.根据权利要求1所述的带电压隔离功能的低功耗PMOS管衬底切换电路，其特征在于：所述衬底切换控制单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、弱下拉器件，所述第一PMOS管的源端通过弱下拉器件连接至第二电压输入端，所述第一PMOS管的漏端通过弱下拉器件与地连接，所述第一PMOS管的栅端连接至第一电压输入端；所述第二PMOS的源端与第四PMOS管的漏端连接，所述第二PMOS的漏端通过弱下拉器件与地VGND连接，所述第二PMOS管的栅端通过弱下拉器件与地VGND连接，所述第二PMOS管的栅端还与第三PMOS管的栅端连接；所述第三PMOS的源端通过弱下拉器件连接至衬底电压输出端，所述第三PMOS的源端还与第四PMOS管的栅端连接，所述第三PMOS管的漏端通过弱下拉器件与地连接，所述第三PMOS管的栅端分别与第一PMOS管的漏端和第二PMOS管的栅端连接，所述第三PMOS管的栅端还通过弱下拉器件与地连接；所述第四PMOS管的源端通过弱下拉器件连接至衬底电压输出端，所述第四PMOS管的漏端与第二PMOS管的源端连接，所述第四PMOS管的栅端连接至衬底电压输出端，所述第四PMOS管的栅端还与第三PMOS管的源端连接。


3.根据权利要求2所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述的弱下拉器件为电流源器件和/或电阻。


4.根据权利要求3所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述的弱下拉器件包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、电流源器件，所述的电流源器件包括第一NMOS管、第二NMOS管、第三NMOS管，所述第一电阻的一端与第一PMOS管的源端连接，所述第一电阻的另一端连接至第二电压输入端，所述第二电阻的一端分别与第一PMOS管的漏端、第二NMOS管的栅端连接，所述第二电阻...

【专利技术属性】
技术研发人员：张亮，易冬柏，王静，张永光，王聪，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44