集成电路测试装置制造方法及图纸

本发明专利技术涉及一种集成电路测试装置，包括测试机台、可编程电路和信号转换电路，可编程电路分别电连接测试机台的矢量存储模块和信号转换电路。信号转换电路用于电连接测试芯片。矢量存储模块用于存储压缩后的测试矢量，以及根据可编程电路回传的压缩响应确定测试芯片的测试结果。压缩响应为可编程电路对测试芯片返回的测试响应进行压缩得到的响应。可编程电路用于解压压缩后的测试矢量并输出给测试芯片以及压缩测试响应。信号转换电路用于对齐解压后的测试矢量并进行逻辑电平转换输出以及接收测试响应后回传至可编程电路。将测试矢量的解压缩与压缩工作前置到可编程电路，降低测试机台的测试矢量存储与发送压力，大幅提高测试效率。

Integrated circuit test device

【技术实现步骤摘要】
集成电路测试装置
本专利技术涉及电路测试
，特别是涉及一种集成电路测试装置。
技术介绍
随着集成电路规模的不断提升，集成电路的晶圆面积也不断增加，而集成电路在生产制造过程中会不可避免地存在失效晶体管，因此高效地检测集成电路中的失效单元，如前述的失效晶体管，对于降低集成电路从测试成本具有重要的意义。以常见的时序集成电路为例，目前通常的测试做法是采用扫描链的方式，将寄存器替换为扫描寄存器，实现对每个寄存器的控制。通过串行的方式将测试向量逐位输入到集成电路中，而这种方式会使得单条测试矢量的长度较长，在自动测试机台(ATE，automatictestequipment)进行测试矢量施加过程中耗时较长，因此有必要对测试矢量进行压缩与优化处理。传统的集成电路测试方式中，是在测试机台上对测试矢量进行压缩或者在测试芯片(也即需测试的集成电路)上对测试矢量进行压缩。然而，在实现过程中，专利技术人发现传统的集成电路测试方式仍然存在着测试效率不高的问题。
技术实现思路
基于此，有必要针对上述传统的集成电路测试方式存在的问题，提供一种能够大幅提高测试效率的集成电路测试装置。为了实现上述目的，本专利技术实施例提供以下技术方案：提供一种集成电路测试装置，包括测试机台、可编程电路和信号转换电路，可编程电路分别电连接测试机台的矢量存储模块和信号转换电路，信号转换电路用于电连接测试芯片；矢量存储模块用于存储压缩后的测试矢量，以及根据可编程电路回传的压缩响应确定测试芯片的测试结果；压缩响应为可编程电路对测试芯片返回的测试响应进行压缩得到的响应；可编程电路用于解压压缩后的测试矢量并输出给测试芯片，以及压缩测试响应；信号转换电路用于对齐解压后的测试矢量并进行逻辑电平转换输出，以及接收测试响应后回传至可编程电路。在其中一个实施例中，可编程电路包括解压处理单元和压缩处理单元；解压处理单元的输入端口电连接矢量存储模块的矢量输出端口，解压处理单元的输出端口电连接信号转换电路的发送输入端口，解压处理单元用于解压压缩后的测试矢量并根据测试矢量的类型进行发送处理；压缩处理单元的输出端口电连接矢量存储模块的响应输入端口，压缩处理单元的输入端口电连接信号转换电路的回传输出端口，压缩处理单元用于对测试响应进行压缩输出。在其中一个实施例中，解压处理单元包括解压缩电路、协议编码电路、规则数据生成电路和输出选通电路；解压缩电路的输入端口电连接矢量存储模块的矢量输出端口，解压缩电路的输出端口分别电连接协议编码电路和规则数据生成电路的输入端口；输出选通电路的输入端口分别电连接协议编码电路和规则数据生成电路的输出端口，输出选通电路的输出端口电连接信号转换电路的发送输入端口；解压缩电路用于解压压缩后的测试矢量，协议编码电路用于对协议类的测试矢量进行封装，规则数据生成电路用于对规则类的测试矢量进行在线生成，输出选通电路用于选通并发送协议编码电路或规则数据生成电路的输出数据。在其中一个实施例中，解压处理单元还包括偏移计算电路，偏移计算电路的输入端电连接解压缩电路的输出端口，偏移计算电路的输出端电连接输出选通电路的输入端口；偏移计算电路用于对初始值加偏移量模式的测试矢量进行生成，输出选通电路还用于选通并发送偏移计算电路的输出数据。在其中一个实施例中，解压处理单元还包括数据平移电路，数据平移电路的输入端电连接解压缩电路的输出端口，数据平移电路的输出端电连接输出选通电路的输入端口；数据平移电路用于在设定数据周期对平移类的测试矢量进行发送处理，输出选通电路还用于选通并发送数据平移电路的输出数据。在其中一个实施例中，压缩处理单元包括压缩电路和协议解码电路；压缩电路的输出端口电连接矢量存储模块的响应输入端口，压缩电路的输入端口电连接协议解码电路的输出端口，协议解码电路的输入端口电连接信号转换电路的回传输出端口；协议解码电路用于对协议类的测试响应进行协议解码输出，压缩电路用于对协议解码电路输出的测试响应进行压缩输出。在其中一个实施例中，压缩处理单元还包括数据重排电路和输入选通电路；压缩电路的输入端口分别电连接协议解码电路和数据重排电路的输出端口，输入选通电路的输出端口分别电连接协议解码电路数据和重排电路的输入端口，输入选通电路的输入端口电连接信号转换电路的回传输出端口；输入选通电路用于根据测试响应的类型选通协议解码电路或数据重排电路，数据重排电路用于对非协议类的测试响应进行数据重排并对存储规则类的测试响应进行在线验证。在其中一个实施例中，可编程电路为FPGA芯片或CPLD器件。在其中一个实施例中，上述集成电路测试装置还包括控制机，控制机分别电连接矢量存储模块和可编程电路；控制机用于向可编程电路发送测试控制信号，以及将压缩后的测试矢量发送至矢量存储模块进行存储。在其中一个实施例中，控制机还用于根据测试协议、测试规则数据和矢量偏移数据更新可编程电路中的可编程逻辑与控制算法。上述各技术方案中的一个技术方案具有如下优点和有益效果：上述集成电路测试装置，通过在测试机台前端设置可编程电路和信号转换电路，从而可以利用可编程电路的灵活可配置特点，将测试文件划分为两个部分，也即压缩后的测试矢量和测试运算部分，压缩后的测试矢量存储到测试机台的矢量存储模块中，而压缩后的测试矢量的解压处理，以及向测试芯片施加测试矢量后对应返回的测试响应的压缩处理等功能由可编程电路实现。如此，将测试矢量的解压缩与压缩工作放置于测试机台前端的可编程电路，显著降低了测试机台的测试矢量存储与发送压力，降低因测试矢量过大使得矢量重复加载而导致的测试延时，从而达到了大幅提高测试效率的目的。附图说明图1为传统的霍夫曼编码示意图；图2为一个实施例中集成电路测试装置的第一电路结构示意图；图3为一个实施例中集成电路测试装置的第二电路结构示意图；图4为一个实施例中集成电路测试装置的第三电路结构示意图；图5为一个实施例中集成电路测试装置的第四电路结构示意图；图6为一个实施例中集成电路测试装置的第五电路结构示意图；图7为一个实施例中集成电路测试装置的第六电路结构示意图；图8为一个实施例中集成电路测试装置的测试结构示意图；图9为一个实施例中可编程电路和矢量存储模块中数据生成的逻辑示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。需要说明的是，当一个元件被认为是“连接”另一个元件，可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件，即也可以是间接连接到另一个元件。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了本文档来自技高网...

【技术保护点】
1.一种集成电路测试装置，其特征在于，包括测试机台、可编程电路和信号转换电路，所述可编程电路分别电连接所述测试机台的矢量存储模块和所述信号转换电路，所述信号转换电路用于电连接测试芯片；/n所述矢量存储模块用于存储压缩后的测试矢量，以及根据所述可编程电路回传的压缩响应确定所述测试芯片的测试结果；所述压缩响应为所述可编程电路对所述测试芯片返回的测试响应进行压缩得到的响应；/n所述可编程电路用于解压压缩后的所述测试矢量并输出给所述测试芯片，以及压缩所述测试响应；所述信号转换电路用于对齐解压后的所述测试矢量并进行逻辑电平转换输出，以及接收所述测试响应后回传至所述可编程电路。/n

【技术特征摘要】
1.一种集成电路测试装置，其特征在于，包括测试机台、可编程电路和信号转换电路，所述可编程电路分别电连接所述测试机台的矢量存储模块和所述信号转换电路，所述信号转换电路用于电连接测试芯片；
所述矢量存储模块用于存储压缩后的测试矢量，以及根据所述可编程电路回传的压缩响应确定所述测试芯片的测试结果；所述压缩响应为所述可编程电路对所述测试芯片返回的测试响应进行压缩得到的响应；
所述可编程电路用于解压压缩后的所述测试矢量并输出给所述测试芯片，以及压缩所述测试响应；所述信号转换电路用于对齐解压后的所述测试矢量并进行逻辑电平转换输出，以及接收所述测试响应后回传至所述可编程电路。


2.根据权利要求1所述的集成电路测试装置，其特征在于，所述可编程电路包括解压处理单元和压缩处理单元；
所述解压处理单元的输入端口电连接所述矢量存储模块的矢量输出端口，所述解压处理单元的输出端口电连接所述信号转换电路的发送输入端口，所述解压处理单元用于解压压缩后的所述测试矢量并根据所述测试矢量的类型进行发送处理；
所述压缩处理单元的输出端口电连接所述矢量存储模块的响应输入端口，所述压缩处理单元的输入端口电连接所述信号转换电路的回传输出端口，所述压缩处理单元用于对所述测试响应进行压缩输出。


3.根据权利要求2所述的集成电路测试装置，其特征在于，所述解压处理单元包括解压缩电路、协议编码电路、规则数据生成电路和输出选通电路；
所述解压缩电路的输入端口电连接所述矢量存储模块的矢量输出端口，所述解压缩电路的输出端口分别电连接所述协议编码电路和所述规则数据生成电路的输入端口；
所述输出选通电路的输入端口分别电连接所述协议编码电路和所述规则数据生成电路的输出端口，所述输出选通电路的输出端口电连接所述信号转换电路的发送输入端口；
所述解压缩电路用于解压压缩后的所述测试矢量，所述协议编码电路用于对协议类的所述测试矢量进行封装，所述规则数据生成电路用于对规则类的所述测试矢量进行在线生成，所述输出选通电路用于选通并发送所述协议编码电路或所述规则数据生成电路的输出数据。


4.根据权利要求3所述的集成电路测试装置，其特征在于，所述解压处理单元还包括偏移计算电路，所述偏移计算电路的输入端电连接所述解压缩电路的输出端口，所述偏移计算电路的输出端电连接所述输出选通电路的输入端口；

【专利技术属性】
技术研发人员：雷登云，邹坚，王力纬，侯波，黄云，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：广东;44