一种数据流处理方法及装置制造方法及图纸

一种数据流处理方法包括：第一芯片获取第一数据流，第一数据流包括第一对齐标志；第一芯片在第一数据流中周期性的插入第二对齐标志，得到第二数据流，并通过多条物理通道发送第二数据流，多条物理通道的数目不等于2

A data stream processing method and device

【技术实现步骤摘要】
一种数据流处理方法及装置
本申请涉及通信领域，特别是涉及一种数据流处理方法及装置。
技术介绍
为了实现以太网接口数据流的高速传输，数据流可以通过多条物理通道(physicallane，PL)进行传输。发送端可以将一条数据流转换为多条子数据流，并通过多条物理通道同时向接收端发送该多条子数据流。而数据流在从发送端传输到接收端的过程中，不同的物理通道可能会产生不同的时延，导致多条子数据流到达接收端的时间不同。为了能够让接收端将多条子数据流恢复为一条数据流，目前常用的方式是在数据流中插入对齐标志(alignmentmarker，AM)，这样，接收端可以根据子数据流中的对齐标志将子数据流对齐，从而将对齐的子数据流恢复为数据流。但是这种方式只能适用于物理通道的数目为2n(n为正整数)情况，如果物理通道的数目不为2n，则接收端无法通过上述方法恢复数据流。
技术实现思路
本申请实施例提供了一种数据流处理方法及装置，实现在物理通道的数目不为2n时，接收端仍然能够恢复出数据流的目的。第一方面，本申请实施例提供了一种数据流处理方法，该方法可以应用于第一芯片，第一芯片可以是专用集成电路(applicationspecificintegratedcircuit，ASIC)、现场可编程门阵列(field-programmablegatearray，FPGA)、中央处理器(centralprocessingunit，CPU)芯片、可编程逻辑器件(programmablelogicdevice，PLD)等，本申请不做具体限定。该方法包括如下步骤：首先，第一芯片获取第一数据流，第一数据流包括第一对齐标志。第一数据流为根据传统方式得到的数据流，其周期和大小均为2n倍。其次，第一芯片在第一数据流中周期性的插入第二对齐标志，得到第二数据流。最后，第一芯片通过多条物理通道发送第二数据流，多条物理通道的数目不等于2n，其中，n为正整数。在本申请实施例中，为了实现通过非2n条物理通道发送第一数据流的目的，第二对齐标志的插入周期和每个第二对齐标志的大小根据第一条件或第二条件进行确定，第一条件为多条物理通道的数目，第二条件为多条物理通道的数目以及第二数据流的速率与第一数据流的速率的比值。其中，第一条件和第二条件共同的地方是第二对齐标志的插入周期和每个第二对齐标志的大小均为多条物理通道的数目的整数倍，所以第二对齐标志可以平均的分配到每条物理通道上，这样，接收第二数据流的接收端能够根据第二对齐标志对齐第二子数据流，从而根据对齐的第二子数据流将第一数据流恢复出来，实现了在不修改第一对齐标志插入周期和大小的前提下，物理通道的数目不局限于2n，提高了数据流传输的灵活性。此外，第二条件中还包括第二数据流的速率和第一数据流的速率的比值，其中，第二数据流的速率大于或等于第一数据流的速率，第二数据流的速率对应的单位时间内的流量为物理通道的数目的整数倍，在保证第二对齐标志被平均的分配到各个物理通道的同时，保证整条第二数据流能够被平均的分配到各个物理通道上，实现通过非2n条物理通道发送数据流的目的。在本申请实施例中，在第一数据流中插入第二对齐标志可以有两种可能的实现方式：作为第一种可能的实现方式：第一芯片先将第一数据流转换为多条第一子数据流，然后再在第一子数据流中插入第二子对齐标志。具体的，第二对齐标志包括多个第二子对齐标志，多个第二子对齐标志的数目为多条物理通道的数目，每个第二子对齐标志的大小为m个数据块的大小，其中m为第二对齐标志的大小与所述多条物理通道的数目的比值,m为正整数。首先，第一芯片根据多条物理通道的数目将第一数据流转换为多条第一子数据流，多条第一子数据流中的每条第一子数据流分别对应一个物理通道。然后，第一芯片在每条第一子数据流中分别周期性的插入第二子对齐标志，得到多条第二子数据流。最后，第一芯片通过多条物理通道发送多条第二子数据流。另外一种实现方式是，先在第一数据流中插入第二对齐标志，得到第二数据流，然后再将第二数据流转换为多条第二子数据流，并通过多条物理通道分发多条第二子数据流。在本申请实施例中，第二对齐标志的位置和第一对齐标志的位置可以是关联的。具体的，第一芯片先可以根据第一数据流中第一对齐标志的位置和预设距离确定第二对齐标志的插入位置。然后，第一芯片根据第二对齐标志的插入位置在第一数据流中周期性的插入第二对齐标志，第二对齐标志的插入周期大于或等于第一对齐标志的插入周期与多条物理通道的数目的公倍数。若第二对齐标志的位置和第一对齐标志的位置之间关联，那么接收端可以根据第二对齐标志的位置识别出第一对齐标志的位置，以便后续处理。或者，在第二数据流不包括第一对齐标志时，接收端可以根据第二对齐标志的位置恢复出第一对齐标志，从而实现对第一数据流的恢复。在本申请实施例中，当第二数据流的速率大于第一数据流的速率时，方法还包括：第一芯片在第一数据流中插入填充数据，填充数据例如为随机序列。通过在第一数据流中插入填充数据，使的第二数据流在单位时间内的流量能够被物理通道的数目整除，从而实现第二数据流在多条物理通道中的分发。可选的，第一芯片可以在第一数据流中周期性的插入填充数据，也可以非周期插入，本申请实施例不做具体限定。在本申请实施例中，当第二数据流的速率等于第一数据流的速率时，由于插入了第二对齐标志，所以需要相应的删除第一对齐标志。作为其中一种可能实现的方式，第一芯片可以在插入第二对齐标志之前删除第一对齐标志。具体的，第一芯片先删除第一数据流中的第一对齐标志，得到第三数据流。然后，第一芯片在第三数据流中周期性的插入第二对齐标志，得到第二数据流。相应的，第二对齐标志的大小与第二对齐标志的周期的乘积等于第一对齐标志的大小与第一对齐标志与周期的乘积，以保证第二数据流的速率等于第一数据流的速率。作为另外一种可能的实现方式，第一芯片可以先插入第二对齐标志，再删除第一对齐标志。具体的，第一芯片先删除第二数据流中的第一对齐标志，得到第四数据流。然后，第一芯片通过多条物理通道发送第四数据流。同样的，第二对齐标志的大小与第二对齐标志的周期的乘积等于第一对齐标志的大小与第一对齐标志与周期的乘积，以保证第二数据流的速率等于第一数据流的速率。第二方面，本申请实施例提供了一种数据流处理方法，该方法可以应用于第二芯片，第二芯片的具体实现和第一芯片类似，请见上文描述，此处不再赘述。该方法可以包括如下步骤：首先，第二芯片接收多条第二子数据流，多条第二子数据流中的每条第二子数据流均包括第二子对齐标志。然后，第二芯片根据多条第二子数据流中的第二子对齐标志将多条第二子数据流对齐。最后，第二芯片将多条第二子数据流转换为第一数据流，第一数据流不包括第二子对齐标志。在本申请实施例中，由于第二子对齐标志在多条第二子数据流中是对齐的，所以可以根据第二子对齐标志对齐第二子数据流，并且，由于第二子对齐标志的大小和周期均不为2n倍，不符合现有标准的数据流中对齐标志的规范，所以需要删除第二子对齐标志，以恢复为符合标准规范的第一数据流。在本申请实施例中，第二芯片将本文档来自技高网...

【技术保护点】
1.一种数据流处理方法，其特征在于，包括：/n第一芯片获取第一数据流，所述第一数据流包括第一对齐标志；/n所述第一芯片在所述第一数据流中周期性的插入第二对齐标志，得到第二数据流；/n所述第一芯片通过多条物理通道发送所述第二数据流，所述多条物理通道的数目不等于2

【技术特征摘要】
1.一种数据流处理方法，其特征在于，包括：
第一芯片获取第一数据流，所述第一数据流包括第一对齐标志；
所述第一芯片在所述第一数据流中周期性的插入第二对齐标志，得到第二数据流；
所述第一芯片通过多条物理通道发送所述第二数据流，所述多条物理通道的数目不等于2n，其中，n为正整数；所述第二对齐标志的插入周期和每个第二对齐标志的大小根据第一条件或第二条件进行确定，所述第一条件为所述多条物理通道的数目，所述第二条件为所述多条物理通道的数目以及所述第二数据流的速率与所述第一数据流的速率的比值，其中，所述第二对齐标志的插入周期和每个第二对齐标志的大小均为所述多条物理通道的数目的整数倍；所述第二数据流的速率大于或等于所述第一数据流的速率，所述第二数据流的速率对应的单位时间内的流量为所述物理通道的数目的整数倍。


2.根据权利要求1所述的方法，其特征在于，所述第二对齐标志包括多个第二子对齐标志，所述多个第二子对齐标志的数目为所述多条物理通道的数目，每个第二子对齐标志的大小为m个数据块的大小，其中m为第二对齐标志的大小与所述多条物理通道的数目的比值,m为正整数；
所述第一芯片在所述第一数据流中周期性的插入第二对齐标志，得到第二数据流包括：
所述第一芯片根据所述多条物理通道的数目将所述第一数据流转换为多条第一子数据流，所述多条第一子数据流中的每条第一子数据流分别对应一个物理通道；
所述第一芯片在所述每条第一子数据流中分别周期性的插入第二子对齐标志，得到多条第二子数据流；
所述第一芯片通过多条物理通道发送所述第二数据流包括：
所述第一芯片通过所述多条物理通道发送所述多条第二子数据流。


3.根据权利要求1所述的方法，其特征在于，还包括所述第一芯片根据所述第一数据流中第一对齐标志的位置和预设距离确定所述第二对齐标志的插入位置；
所述第一芯片在所述第一数据流中周期性的插入第二对齐标志包括：
所述第一芯片根据所述第二对齐标志的插入位置在所述第一数据流中周期性的插入所述第二对齐标志，所述第二对齐标志的插入周期大于或等于所述第一对齐标志的插入周期与所述多条物理通道的数目的公倍数。


4.根据权利要求1所述的方法，其特征在于，当所述第二数据流的速率大于所述第一数据流的速率时，所述方法还包括：所述第一芯片在所述第一数据流中插入填充数据。


5.根据权利要求4所述的方法，其特征在于，所述第一芯片在所述第一数据流中插入填充数据包括：所述第一芯片在所述第一数据流中周期性的插入填充数据。


6.根据权利要求4或5所述的方法，其特征在于，所述填充数据为随机序列。


7.根据权利要求1所述的方法，其特征在于，当所述第二数据流的速率等于所述第一数据流的速率时，所述第一芯片在所述第一数据流中周期性的插入第二对齐标志，得到第二数据流包括：
所述第一芯片删除所述第一数据流中的第一对齐标志，得到第三数据流；
所述第一芯片在所述第三数据流中周期性的插入第二对齐标志，得到所述第二数据流，所述第二对齐标志的大小与所述第二对齐标志的周期的乘积等于所述第一对齐标志的大小与所述第一对齐标志与周期的乘积。


8.根据权利要求1所述的方法，其特征在于，当所述第二数据流的速率等于所述第一数据流的速率时，所述第一芯片通过多条物理通道发送所述第二数据流包括：
所述第一芯片删除所述第二数据流中的第一对齐标志，得到第四数据流；
所述第一芯片通过多条物理通道发送所述第四数据流，所述第二对齐标志的大小与所述第二对齐标志的周期的乘积等于所述第一对齐标志的大小与所述第一对齐标志与周期的乘积。


9.一种数据流处理方法，其特征在于，包括：
第二芯片接收多条第二子数据流，所述多条第二子数据流中的每条第二子数据流均包括第二子对齐标志；
所述第二芯片根据所述多条第二子数据流中的第二子对齐标志将所述多条第二子数据流对齐；
所述第二芯片将所述多条第二子数据流转换为第一数据流，所述第一数据流不包括所述第二子对齐标志。


10.根据权利要求9所述的方法，其特征在于，所述第二芯片将所述多条第二子数据流转换为第一数据流包括：
所述第二芯片删除所述多条第二子数据流中的第二子对齐标志，得到多条第一子数据流；
所述第二芯片将所述多条第一子数据流合成第一数据流。


11.根据权利要求9所述的方法，其特征在于，所述第二芯片将所述多条第二子数据流转换为第一数据流包括：
所述第二芯片将所述多条第二子数据流合成第二数据流，所述多条子数据流中的第二子对齐标志合成为第二对齐标志；
所述第二芯片将所述第二数据流中的第二对齐标志删除，得到所述第一数据流。


12.根据权利要求9-11任一项所述的方法，其特征在于，所述第二子数据流还包括填充数据；
所述第二芯片将所述多条第二子数据流转换为第一数据流还包括：
所述第二芯片删除所述多条第二子数据流中的填充数据，得到第一子数据流；
所述第二芯片将所述第一子数据流合成第一数据流。


13.根据权利要求12所述的方法，其特征在于，所述第二芯片删除所述多条第二子数据流中的填充数据包括：所述第二芯片根据所述第二子对齐标志的位置和第一预设位置关系删除所述多条第二子数据流中的填充数据，所述第一预设位置关系为所述第二子对齐标志和填充数据之间的位置关系。


14.根据权利要求9-11任一项所述的方法，其特征在于，所述第二子数据流还包括填充数据；
所述第二芯片将所述多条第二子数据流转换为第一数据流还包括：
所述第二芯片将所述多条第二子数据流合成所述第二数据流；
所述第二芯片将所述第二数据流中的填充数据删除，得到所述第一数据流。


15.根据权利要求14所述的方法，其特征在于，所述第二芯片将所述第二数据流中的填充数据删除包括：所述第二芯片根据所述第二对齐标志的位置和第二预设位置关系删除所述多条第二数据流中的填充数据，所述第二预设位置关系为所述第二对齐标志和填充数据之间的位置关系。


16.根据权利要求10所述的方法，其特征在于，所述第二芯片删除所述多条第二子数据流中的第二子对齐标志，得到第一子数据流包括：所述第二芯片删除所述多条第二子数据流中的第二子对齐标志，并根据所述第二子对齐标志的位置和第三预设位置关系在所述第二子数据流中插入第一子对齐标志，得到第一子数据流，所述第三预设位置关系为所述第一子对齐标志的插入位置与所述第二子对齐标志的位置之间的关系。


17.根据权利要求11所述的方法，其特征在于，所述第二芯片将所述第二数据流中的第二对齐标志删除，得到所述第一数据流包括：所述第二芯片将所述第二数据流中的第二对齐标志删除，并根据所...

【专利技术属性】
技术研发人员：乐伟军，何向，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44