一种消除回踢噪声的比较器制造技术

一种消除回踢噪声的比较器，包括第一复位管、第二复位管和与非门，与非门的两个输入端分别连接比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；第一复位管并联在比较器的第一输入管两端，第二复位管并联在比较器的第二输入管两端；比较器的正向输入信号从第一输入管输入，比较器的负向输入信号从第二输入管输入；当比较阶段比较器的输出建立后第一复位管和第二复位管导通，第一复位管将第一输入管到比较器输出端的结点复位，第二复位管将第二输入管到比较器输出端的结点复位。本发明专利技术通过加入辅助复位管，完全消除了来自输入管源极和漏极对输入管栅极的回踢噪声，能够用于采用多比较器结构的高速SAR ADC。

A comparator for eliminating kickback noise

【技术实现步骤摘要】
一种消除回踢噪声的比较器
本专利技术属于模拟集成电路
，具体涉及一种消除回踢噪声的比较器，能够应用于高速逐次逼近型模数转换器(SARADC)中。
技术介绍
模数转换器(ADC)是模拟集成电路设计中永恒的话题，比较器在模数转换器中应用广泛。在很多通讯领域的应用场景中，对ADC芯片的速度要求较高。在超高采样频率SARADC中，比较器复位时间成为了ADC量化速度的主要限制因素。为了进一步提升SARADC的采样频率，多比较器结构的SARADC是一种有效的解决方案。然而，多比较器结构的SARADC的精度对比较器的回踢噪声较为敏感。如图1所示为传统的Strong-Arm比较器结构，当时钟信号CLK为低电平时，比较器处于复位阶段，MOS管M3、M4、M7、M8、M9、M10导通，结点X、Y、OUTN、OUTP被复位到电源电压VDD。当时钟信号CLK为高电平时，比较器处于比较阶段，若正向输入信号VIP>负向输入信号VIN，则结点X比结点Y电压下降快，随后比较器负向输出信号OUTN电压也被迅速拉低，负向输出信号OUTN电压的降低，抑制了M4的导通并逐渐开启M6，使得结点OUTP电压升高，比较器正向输出信号OUTP电压的升高增大了M3的导通电流，并抑制了M5的导通，最终负向输出信号OUTN输出为低电平，正向输出信号OUTP输出为高电平。这种结构在时钟信号CLK为低电平时，输入管M1、M2的源漏电压均被上拉至电源电压VDD。在时钟信号CLK上拉至高电平后，输入管M1、M2的源电压被下拉至地电平GND，从而通过输入管的栅源交叠电容(CGS)对比较器输入共模电压((VIP+VIN)/2)产生回踢噪声。若正向输入信号VIP>负向输入信号VIN，则正向输出信号OUTP＝VDD，负向输出信号OUTN＝GND，X点电压下拉至地电平GND，在负向输入信号VIN不足以使得输入管M2导通的情况下Y点无法下拉至地电平GND，这样不仅会通过输入管的栅漏交叠电容(CGD)对比较器输入共模电压产生回踢噪声，而且还会对比较器输入差模电压(VIP-VIN)产生回踢噪声。图2是低回踢噪声Strong-Arm比较器改进结构的原理图。该电路与图1所示的Strong-Arm比较器最大的区别在于，输入管M11、M12源级接地电平GND，将时钟管的位置换到输入管上方。当时钟信号CLK为低电平时，比较器处于复位阶段，MOS管M15、M16、M19、M20、M21、M2导通，结点X、Y、OUTN、OUTP被复位到电源电压VDD。当时钟信号CLK为高电平时，比较器处于比较阶段，M13、M14导通，若正向输入信号VIP>负向输入信号VIN，则结点X比Y电压下降快，随后负向输出信号OUTN电压也被迅速拉低，负向输出信号OUTN电压的降低，抑制了M16的导通并逐渐开启M18，使得正向输出信号OUTP电压升高，正向输出信号OUTP电压的升高增大了M15的导通电流，并抑制了M17的导通，最终负向输出信号OUTN输出为低电平，正向输出信号OUTP输出为高电平。该电路结构降低回踢噪声的思路为：输入管M11、M12源级始终接地电平GND，在时钟从低电平跳变为高电平过程中，输入管源极电压不会发生变化，从而大大降低了回踢噪声。但是，该电路结构不能消除来自输入管漏端(结点A、B)的回踢噪声。若正向输入信号VIP>负向输入信号VIN，则正向输出电压OUTP＝VDD，负向输出电压OUTN＝GND，结点A被下拉至地电平GND，在负向输入信号VIN不足以使得输入管M12导通的情况下B点无法下拉至地电平GND，这样会通过输入管的栅漏交叠电容(CGD)对比较器输入差模电压(VIP-VIN)产生回踢噪声，对SARADC量化精度产生较大影响，尤其体现在多比较器结构SARADC中。
技术实现思路
针对上述传统比较器结构存在的回踢噪声问题，本专利技术提出一种消除回踢噪声的比较器，通过加入辅助复位管完全隔绝了回踢噪声对ADC量化的影响，能够用于采用多比较器结构的高速SARADC的比较器。本专利技术的技术方案为：一种消除回踢噪声的比较器，所述比较器为时钟控制的动态比较器；时钟信号控制所述比较器处于复位阶段时，所述比较器的正向输出端和负向输出端被复位；时钟信号控制所述比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；所述比较器包括第一复位管、第二复位管和与非门，与非门的两个输入端分别连接所述比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；第一复位管并联在所述比较器的第一输入管两端，第二复位管并联在所述比较器的第二输入管两端；所述比较器的正向输入信号从所述第一输入管输入，所述比较器的负向输入信号从所述第二输入管输入；当比较阶段比较器的输出建立后所述第一复位管和第二复位管导通，所述第一复位管将所述第一输入管到比较器输出端的结点复位，所述第二复位管将所述第二输入管到比较器输出端的结点复位。具体的，所述第一输入管为第一NMOS管，所述第二输入管为第二NMOS管，所述第一复位管为第三NMOS管，所述第二复位管为第四NMOS管；第一NMOS管的栅极连接所述比较器的正向输入信号，其源极接地，其漏极为所述第一输入管到比较器输出端的结点；第三NMOS管的栅极连接与非门的输出端，其源极连接第一NMOS管的源极并接地，其漏极连接第一NMOS管的漏极；第二NMOS管的栅极连接所述比较器的负向输入信号，其源极接地，其漏极为所述第二输入管到比较器输出端的结点；第四NMOS管的栅极连接与非门的输出端，其源极连接第二NMOS管的源极并接地，其漏极连接第二NMOS管的漏极。具体的，所述比较器还包括第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的栅极连接所述时钟信号；第五NMOS管的源极连接所述第一输入管到比较器输出端的结点，其漏极连接第七NMOS管的源极和第五PMOS管的漏极；第六NMOS管的源极连接所述第二输入管到比较器输出端的结点，其漏极连接第八NMOS管的源极和第六PMOS管的漏极；第一PMOS管的栅极连接第二PMOS管、第四PMOS管和第八NMOS管的漏极以及第七NMOS管的栅极并作为所述比较器的正向输出端，其漏极连接第三PMOS管和第七NMOS管的漏极以及第二PMOS管和第八NMOS管的栅极并作为所述比较器的负向输出端，其源极连接第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的源极并连接电源电压。本专利技术的有益效果为：本专利技术提出的比较器，加入了由比较器输出控制的辅助复位管，完全消除了来自输入管源极和漏极对输入管栅极(即比较器输入)的回踢噪声，能够适用于采用多比较器结构的高速SARADC的本文档来自技高网...

【技术保护点】
1.一种消除回踢噪声的比较器，所述比较器为时钟控制的动态比较器；/n时钟信号控制所述比较器处于复位阶段时，所述比较器的正向输出端和负向输出端被复位；/n时钟信号控制所述比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；/n其特征在于，所述比较器包括第一复位管、第二复位管和与非门，/n与非门的两个输入端分别连接所述比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；/n第一复位管并联在所述比较器的第一输入管两端，第二复位管并联在所述比较器的第二输入管两端；/n所述比较器的正向输入信号从所述第一输入管输入，所述比较器的负向输入信号从所述第二输入管输入；/n当比较阶段比较器的输出建立后所述第一复位管和第二复位管导通，所述第一复位管将所述第一输入管到比较器输出端的结点复位，所述第二复位管将所述第二输入管到比较器输出端的结点复位。/n

【技术特征摘要】
1.一种消除回踢噪声的比较器，所述比较器为时钟控制的动态比较器；
时钟信号控制所述比较器处于复位阶段时，所述比较器的正向输出端和负向输出端被复位；
时钟信号控制所述比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；
其特征在于，所述比较器包括第一复位管、第二复位管和与非门，
与非门的两个输入端分别连接所述比较器的正向输出端和负向输出端，其输出端连接第一复位管和第二复位管的控制端；
第一复位管并联在所述比较器的第一输入管两端，第二复位管并联在所述比较器的第二输入管两端；
所述比较器的正向输入信号从所述第一输入管输入，所述比较器的负向输入信号从所述第二输入管输入；
当比较阶段比较器的输出建立后所述第一复位管和第二复位管导通，所述第一复位管将所述第一输入管到比较器输出端的结点复位，所述第二复位管将所述第二输入管到比较器输出端的结点复位。


2.根据权利要求1所述的消除回踢噪声的比较器，其特征在于，所述第一输入管为第一NMOS管，所述第二输入管为第二NMOS管，所述第一复位管为第三NMOS管，所述第二复位管为第四NMOS管；
第一NMOS管的栅极连接所述比较器的正向输入信号，其源极接地，其漏极为所述第一输入管到比较器输出端的结点；
第三NMOS管的栅极连接与非门的输出端，其源极连接第一NMOS管的源极并接地，其漏极连接第一N...

【专利技术属性】
技术研发人员：唐鹤，李跃峰，仲卓群，彭析竹，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51