基于时间可变的电流积分和电荷共享的多位卷积运算模组制造技术

本发明专利技术涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，提出了一组模拟乘法器和累加器（MAC）。其中，电容器中的电流积分用于两个多位二进制数卷积过程的乘法运算的实现，而电容器间的电荷共享实现加法过程。乘法阶段，同一时钟周期τ的PWM控制电流在电容器中的积分时间为τ、2τ、4τ.....2

【技术实现步骤摘要】
基于时间可变的电流积分和电荷共享的多位卷积运算模组
本专利技术涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，本专利技术还涉及一种卷积运算的模拟计算方法。
技术介绍
对低信噪比的量化，模拟运算比传统数字运算具有更高的功效，因此，通常将数字量转化为模拟量再进行运算。尤其对于神经网络，相较其运算能耗在神经网络的中、大型硬件实现中，由于传统的数据存储在磁盘中，进行运算时需要将数据提取到内存中，此过程需要大量的I/O连接传统存储器的存储往往占用了更多的功耗。而基于模拟内存和近内存运算则可以将运算过程发送到数据本地执行，极大地提升了运算速度、节约了存储面积、降低了数据传输以及运算功耗。本专利技术提出了一种超低功耗模拟内存或近内存运算的有效实现方法。近期论文“AMixed-SignalBinarizedConvolutional-Neural-NetworkAcceleratorIntegratingDenseweightStorageandMultiplicationforReducedDataMovement”Symp.VLSICircuits,pp.141-142,2018提出的基于二进制的内存或近内存的对1比特二进制数乘法的模拟运算展现了高效的表现，通过静态随机存取存储器（StaticRandom-AccessMemory，SRAM）单元存储1位的权重与输入的混合信号做卷积运算，极大地提高了运算能力以及降低了存储面积，该方法涉及的结构注重一位的乘法运算在神经网络中传递的过程，即输入层到卷积层再到池化层，最后输出。但是该
技术介绍
文件，其模拟运算电路的实现没有涉及乘数或被乘数权位变化的情况，局限于1位的乘法运算在第一次层的输入，不能用于多位二进制数的卷积模拟运算。极少数的多位运算涉及乘数或被乘数的权位的变化，如论文：“In-MemoryComputationofaMachine-LearningClassifierinaStandard6TSRAMArray”,JSSC,pp.915-924,2017；（2）“A481pJ/decision3.4Mdecision/smultifunctionaldeepinmemoryinferenceprocessorusingstandard6TSRAMarray”,arXiv:1610.07501,2016；（3）“AMicroprocessorimplementedin65nmCMOSwithConfigurableandBit-scalableAcceleratorforProgrammableIn-memoryComputing”，arXiv:1811.04047,2018；（4）“ATwin-8TSRAMComputation-In-MemoryMacroforMultiple-BitCNN-BasedMachineLearning,”，ISSCC,pp.396-398,2018，(5)“A42pJ/Decision3.12TOPS/WRobustIn-MemoryMachineLearningClassifierwithOn-ChipTraining,”ISSCC,pp.490-491,2018；但是这些多位运算都是通过利用调制当前域中的控制总线、电容电荷共享、脉冲宽度调制（Pulse-width-modulated,PWM）控制SRAM的读写、修改SRAM单元，或者用近\存储器运算的复杂数字矩阵矢量处理等方式实现的。这些多位运算的实施方法中，多位模拟乘法器和累加器一直采用非常复杂的数字处理控制，但是在低信噪比的量化方面，传统的数字运算相较模拟运算耗费大量功效，因此这些数字处理控制下的多位运算会产生很大的运算耗能。CN201910068644提出的二值化的卷积，进行异或运算阶段是通过调制SRAM内控制总线从而实现电位的变化，但是该专利给出的技术方案和教导是要求采取复杂的数字处理控制，对控制模块的要求高，消耗过多的能耗。因此，本领域亟需一种对低信噪比的信号采用模拟运算实现超低功耗的解决方案。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种超低功耗、结构紧凑、运算速度快的基于时间可变的电流积分和电荷共享的多位二进制的卷积模拟运算的模组，该模组支持两个或更多个输入的一般卷积，且二进制的位数可以调整，尤其是可用作于神经网络卷积运算单元或运算加速器硬件实现的模拟内存运算的单元。所涉及的模组除了上述的优点，其基于矩阵单元的实现对于存储器内或接近存储器的基于卷积的运算单元来说是合理的，不仅降低与存储器存取相关进程的功率，而且还使得矩阵物理实现更加紧凑。为实现上述的目的，采用以下的技术方案：基于卷积运算的两个阶段，本专利技术提出一种基于时间可调的电流积分和电荷共享的多位卷积运算的模组。所述模组包括：至少一个数字输入xi，至少一个数模转换器（DigitaltoAnalogConverter，DAC）将所述的数字输入转化为电流在电路中传输；至少一个权重wji，该权重表示为一个二进制数时，wji,k为其第k位上的值；每个卷积运算单元（i，j，k）用于1个带位权的1位二进制wji,k与1个多位二进制xi的乘法运算，由多个卷积运算单元构成的卷积运算阵列，该阵列完成卷积运算的乘法运算和加法运算；至少一个输出yj；特别地，所述的电流Ixi是由DAC将数字输入xi按照DAC给定位数转换的，电流Ixi被镜像或复制到卷积运算阵列中，同一j*k面的电流是相同的，允许多位信号的输入以及电流在DAC中被缩放，使得电流到达开关的时间的相同的。特别地，所述的卷积运算阵列的规模为i*j*k，每个运算单元（i，j，k）包括电流Ixi、开关、积分控制模块、节点aji,k、至少一个电容。特别地，所述的积分控制模块控制电容内电流的积分时间，由U=Q/C,从而得到的电容两端的电压是根据电流积分时间的不同而变化的。对于权重wji，wji,k是权重wji二进制表示时第k位上的值，k∈[1，B]，每个位wji,k对应一卷积运算单元，k方向卷积运算单元依位wji,k由低位到高位排列。特别地，控制模块中wji,k和PWM信号的与门输出控制开关闭合，输出为1，开关闭合。二进制数相乘时乘法阶段被乘数或乘数的权位变化在所述模组中通过PWM信号控制电容内电流的积分时间实现的，不同权重值wji的同一k位所对应的的单元，其PWM信号持续时间相同；同一权重值后一位对应的卷积运算单元PWM信号的持续时间是前一位的2倍，而电容器的一端是接地的，那么电容两端的电压为电容上极板处的电压，采用PWM信号控制在于其能提高系统的灵活性。特别地，所述的积分控制模块的逻辑运算可以是与门或者或门，包括一个静态随机存取存储器（StaticRandom-AccessMemory，SRAM），其可以是相同的SRAM6T单元或不同的SRAM单元实施组成，一个位wji,k；逻辑运算的输入是wji,k和依据该位位权调制的PWM信号，PWM信号实现乘法权位变化，持续时间相对所在位2倍变化，即k=1本文档来自技高网...

【技术保护点】
1.基于时间可变的电流积分和电荷共享的多位卷积运算模组，其特征在于，包括:/n至少一个数字输入x

【技术特征摘要】
1.基于时间可变的电流积分和电荷共享的多位卷积运算模组，其特征在于，包括:
至少一个数字输入xi，至少一个数模转换器（Digitaltoanalogconverter，DAC），至少一个二进制权重wji，由多个卷积运算单元构成的卷积运算阵列，至少一个输出yj；
所述数字输入xi由DAC按照给定位数转换为模拟信号的电流Ixi在电路中传输；
所述二进制权重wji，j表示该权重是第j窗口的权重索引，wji,k是权重wji第k位上的值，wji,k是0或1，k∈[1，B]，其中B指二进制的最高位，每个位wji,k对应一个卷积运算单元；
所述的卷积运算阵列的规模为i*j*k，i方向是输入方向，j方向是卷积窗口方向，k方向卷积运算单元依权重wji的每一位wji,k由低位到高位依次排列；
所述每个卷积运算单元包括输入电流Ixi、开关、积分控制模块、节点aji,k、至少一个电容，电容一端接地；
所述积分控制模块为给定的逻辑运算，所述逻辑运算的输入是wji,k和依据wji,k位权调制的PWM信号，k方向卷积运算单元内PWM信号持续时间依低位到高位2倍递增，第k位的PWM信号持续时间2(k-1)*τ，τ为PWM信号的时钟周期，积分控制模块的输出控制所述开关的闭合；
所述开关闭合时，电流Ixi通过与电容上极板连接的节点aji,k进入电容内积分；开关断开时，电流Ixi不通过节点aji,k；积分时间是PWM信号的持续时间，节点aji,k的电压是卷积运算的xi*wji,k*2(k-1)的乘法结果；
所述yj是通过短接一个i*k面的所有卷积运算单元内节点aji,k，每个卷积运算单元内电容间电荷共享，得到的组合节点的电压，该电压为卷积运算的结果。


2.如权利要求1所述的模组，其特征在于，xi对应的1*k个卷积运算单元的组合电压是一个xi*wji的结果，一个i*k面的卷积运算单元组合节点的电压是的结果，完成一次卷积核和输入矩阵的卷积过程的运算。


3.如权利要求2所述的模组，其特征在于，所述的输入xi是至少一位的二进制，转换输入xi的DAC的分辨率可以调整。


4.如权利要求3所述的模组，其特征在于，电流Ixi被电流镜镜像或复制到卷积运算阵列中，同一j*k面的电流是相同的，电流Ixi可以在数模转换器中缩放。


5.如权利要求4所述的模组，其特征在于，所述的积分控制模块的逻辑运算是与门，与门的输入一个是存储在一个SRAM单元的位wji,k，另一个是随k逐位递增持续时间以τ为基数2倍递增的PWM信号，与门的输出控制所述开关闭合；不同权重wji的同一k位所对应的卷积运算单元，PWM信号持续时间相同，同一权重wji不同位对应的卷积运算单元PWM信号的持续时间不同，分别为2(k-1)*τ。


6.如权利要求5所述的模组，其特征在于使用计数器或时钟分频器生成最快速度的PWM时钟信号，加快电容积分速度。


7.如权利要求1至6任一项所述的模组，其特征在于，所述卷积运算单元内的开关为虚拟开关或电流器等非开关元件，减弱电流镜上的反冲或瞬态效应。


8.如权利要求7所述的模组，其特征在于，数字输入xi和权重wji的位数可以重新配置用于重新数字输入xi或新的输入xii，包括：
多路复用器接收重新输入xi和xii，根据权重wji剩余未利用的位数对应的卷积运算单元选择与...

【专利技术属性】
技术研发人员：阿隆索·莫尔加多，刘洪杰，
申请(专利权)人：深圳市九天睿芯科技有限公司，
类型：发明
国别省市：广东;44