用于将零写入到存储器阵列的系统和方法技术方案

一种存储器装置(14)可包含存储器阵列(22)，其包含多个存储器单元。所述存储器装置(14)还可包含多个感测放大器(70)，其在操作中，可各自连接到一或多个存储器单元。所述感测放大器(70)可设计成辅助将逻辑零写入到所述多个存储器单元。

Systems and methods for writing zeros to memory arrays

【技术实现步骤摘要】
【国外来华专利技术】用于将零写入到存储器阵列的系统和方法
技术介绍
本文中所描述的实施例大体上涉及存储器装置的领域。更具体地，当前实施例包含用于利用地址计数器来将零写入到存储器阵列的一或多个系统、装置和方法。相关技术的说明此章节意图向读者介绍可能涉及本专利技术的各种方面的技术的各种方面，这些方面在下文中有所描述和/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的各个方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。存储器装置中的各种操作模式可能需要访问存储器装置上的大部分或全部存储器阵列。举例来说，在例如测试的某些例子中，可将存储器装置设置成一种模式，使得可个别地访问存储器阵列的每一存储器单元。在某些操作模式下对每一存储器单元的访问可为迭代过程，使得依序访问存储器阵列中的存储器单元中的每一者。为了促进此种功能性，可能需要提供用于允许以循序方式访问每一存储器单元的快速且高效的方法及结构。此外，应提供此种循序访问，而不必使用额外的硬件组件，这可能会增加存储器装置的成本且增加存储器装置的大小。因此，本文中所描述的实施例可针对于上文所陈述的一或多个问题。附图说明图1是说明根据本公开的实施例的计算机系统的框图；图2是说明根据本公开的实施例的存储器装置的框图；图3是根据本公开的实施例的图2的存储器装置的一部分的示意图；图4是根据本公开的实施例的图2的存储器装置的一部分的框图；图5是说明根据本公开的实施例的快速零操作模式的流程图；图6是说明根据本公开的实施例的快速零操作模式的时序图；图7是说明根据本公开的另一实施例的快速零操作模式的流程图；以及图8是说明根据本公开的另一实施例的快速零操作模式的时序图。具体实施方式下文将描述一或多个具体实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的展开中，如在任何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现研发者的具体目标，例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一个实施方案变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的一般技术人员来说，这些都是设计、构造和制造中的常规任务。如下文详细描述，可能希望在存储器阵列中读取/写入特定的一组或一模式的逻辑(例如1和0)。在这样做时，存储器装置可使用促进依序访问存储器阵列中的所有存储器单元或大存储器单元块的操作模式。举例来说，在第五代双数据速率同步动态随机存取存储器(DDR5SDRAM)中，某些操作模式(例如快速零模式；错误、检查和擦除(ECS)模式等)规定依序访问存储器阵列的每一单元。如将了解，依序访问的特征可在于任何合理序列(例如[0、1、2、3…]，[1、3、5、7…]等)。在一个实施例中，在使用或不使用输入/输出接口来进行每次写入的情况下，可利用快速零模式来将逻辑零快速写入到所有或部分的存储器阵列。为了依序访问每一存储器单元，可由存储器装置接收一或多个命令。存储器装置中的控制器可用于产生内部存储器地址，使得可个别地访问每一单元。一或多个计数器可用于通过内部地址排序，以访问阵列中的每一存储器单元。现在参考图1，示出计算机系统10的简化框图，其可实现存储器装置的此类依序访问。计算机系统10包含控制器12和存储器装置14。控制器12可包含处理电路，例如一或多个处理器16(例如，一或多个微处理器)，所述处理电路可执行软件程序以通过一或多个双向通信总线18将各种信号提供到存储器装置14，以促进待写入到存储器装置14或从存储器装置14读取的数据的发射和接收。此外，处理器16可包含多个微处理器、一或多个“通用”微处理器、一或多个专用微处理器，和/或一或多个专用集成电路(ASIC)，或其某一组合。举例来说，处理器16可包含一或多个精简指令集(RISC)处理器。处理器16可耦合到一或多个存储器20，所述存储器可存储信息，例如，控制逻辑和/或软件、查找表、配置数据等。在一些实施例中，处理器16和/或存储器20可在控制器12外部。存储器20可包含有形的非暂时性机器可读媒体，例如易失性存储器(例如，随机存取存储器(RAM))和/或非易失性存储器(例如，只读存储器(ROM)、闪存存储器、硬盘驱动器或任何其它合适的光学、磁性或固态存储媒体或其组合)。存储器20可存储多种信息且可用于各种目的。举例来说，存储器20可存储机器可读和/或处理器可执行指令(例如固件或软件)供处理器16执行，例如用于将各种信号和命令提供给存储器装置14以促进待写入到存储器装置14或从存储器装置14读取的数据的发射和接收。存储器装置14包含个别存储器单元的存储器阵列22。如下文进一步描述，存储器阵列22可包含一或多个存储器存储体，所述存储器存储体可通过多种方式分组或分区以提供对存储器阵列22的单元的访问，如下文所描述。控制器12可通过一或多个命令和输入/输出(I/O)接口24与存储器装置14通信。一般来说，命令和输入/输出接口24通过例如控制器12的外部装置提供对存储器装置14的各个组件的访问。存储器装置14可包含命令解码器26。命令解码器26可从命令和输入/输出(I/O)接口24接收命令信号，并且可对命令信号进行解码以提供各种内部命令。举例来说，命令解码器26可对命令进行解码，例如，读取命令、写入命令、模式寄存器设定命令、激活命令等，并且提供对存储器阵列22的指定区的访问。如上文所描述，例如快速零模式的某些操作模式可促进依序访问存储器阵列22的个别单元。为了促进此功能性，命令解码器26包含命令控制器28，所述命令控制器包含一或多个个别控制器以在接收到特定模式命令(例如，快速零命令)时控制地址排序。此外，为了产生待依序访问的内部地址，还可提供一或多个计数器30。因为额外计数器30可增加存储器装置14的成本和/或大小，所以可能有利的是，在快速零模式的一些实施例中，与其它操作模式共享相同的计数器30，以最小化用以产生访问存储器阵列22的地址定序的额外硬件。应注意，尽管将命令控制器28和计数器30说明为命令解码器26的一部分，但是替代地，这些元件可提供在存储器装置14上的其它地方。图2的框图是说明存储器装置14的某些额外特征和相关功能性的功能框图。根据一个实施例，存储器装置14可为第五代双数据速率同步动态随机存取存储器(DDR5SDRAM)装置。与先前各代DDRSDRAM相比，DDR5SDRAM的各种特征允许降低的功耗、更多的带宽，以及更多的存储容量。存储器装置14可包含在逻辑上和在功能上分组成多个存储器存储体32的存储器阵列22。举例来说，存储器存储体32可为DDR5SDRAM存储器存储体。存储器存储体32可提供于布置在双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上。每一DIMM可包含多个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储器存储体3本文档来自技高网...

【技术保护点】
1.一种存储器装置，其包括：/n存储器阵列，其包括多个存储器单元；以及/n多个感测放大器，其中所述多个感测放大器经配置以辅助将逻辑零写入到所述多个存储器单元。/n

【技术特征摘要】
【国外来华专利技术】20171211 US 15/837,6851.一种存储器装置，其包括：
存储器阵列，其包括多个存储器单元；以及
多个感测放大器，其中所述多个感测放大器经配置以辅助将逻辑零写入到所述多个存储器单元。


2.根据权利要求1所述的存储器装置，其中所述多个感测放大器经配置以通过将电流供应到所述多个存储器单元或从所述多个存储器单元吸收电流，来辅助写入逻辑零。


3.根据权利要求1所述的存储器装置，其中所述存储器装置包括：
多个字线；以及
多个位线，其中所述多个存储器单元中的每一者包括所述多个字线和所述多个位线的交点。


4.根据权利要求3所述的存储器装置，其中当所述多个字线中的至少一者被激活时，所述多个位线经配置以同时被激活且保持激活，以促进将逻辑零写入到所述多个字线中的所述至少一者。


5.根据权利要求4所述的存储器装置，其中所述多个字线中的所述至少一者是第一组字线，其中在所述第一组字线已写入有逻辑零之后，第二组字线经配置以与所述第一组字线同时激活，以促进将逻辑零写入到所述第二组字线。


6.根据权利要求5所述的存储器装置，其中所述第二组字线包括至少两个字线。


7.根据权利要求1所述的存储器装置，其中所述存储器装置包括一或多个计数器，其经配置以循环通过内部存储器地址，以依序访问所述多个存储器单元，且促进将逻辑零写入到所有的所述多个存储器单元。


8.根据权利要求7所述的存储器装置，其中所述存储器装置包括命令控制器，其经配置以接收一或多个命令来起始逻辑零的所述写入且控制所述一或多个计数器。


9.根据权利要求8所述的存储器装置，其中所述一或多个命令包括快速零命令以进入快速零模式。


10.根据权利要求9所述的存储器装置，其中所述快速零命令是错误校正码ECC过程的一部分。


11.根据权利要求7所述的存储器装置，其中依序访问所述多个存储器单元不包含所述多个存储器单元的读取。


12.根据权利要求1所述的存储器装置，其中所述存储器装置将逻辑零写入到所述存储器阵列，而不从输入/输出接口接收所述逻辑零。


13.根据权利要求1所述的...

【专利技术属性】
技术研发人员：B·S·穆恩，H·N·文卡塔，G·L·霍韦，M·H·贝，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US