半导体装置和其形成方法制造方法及图纸

一种半导体装置和其形成方法。形成半导体装置的方法包含形成栅极介电层于半导体层之上。形成栅极电极层于栅极介电层之上。形成第一栅极遮罩于栅极电极层之上。使用第一栅极遮罩作为蚀刻模板蚀刻栅极电极层以形成第一栅电极。使用第一栅极遮罩和第一栅电极作为布植模板植入第一掺杂剂至半导体层中以在半导体层中形成第一掺杂区。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体装置和其形成方法
本揭露实施例是关于半导体装置和其形成方法。
技术介绍
在半导体元件中(例如：晶体管)，当对元件的栅极施加足够的电压或偏压时，电流流过位于源极区和漏极区之间的通道区域。透过栅极介电层将栅极隔离于通道区域。当电流流过通道区域时，一般视作此元件处于“开启”的状态，且当电流没流过通道区域时，一般视作此元件处于“关闭”的状态。随着技术结点缩小，在一些集成电路的设计中，栅极结构的高度和宽度尺寸也跟着缩小。定义在源极/漏极区域中的低掺杂漏极(LDD)区降低热载子注入的可能性，当高度和宽度尺寸缩小时，热载子注入可以潜在地损坏栅极介电层。
技术实现思路
本揭露实施方式是提供一种形成半导体装置的方法，此方法包含形成一栅极介电层于一半导体层之上。一栅极电极层形成于栅极介电层之上。一第一栅极遮罩形成于栅极电极层之上。使用第一栅极遮罩作为一蚀刻模板蚀刻栅极电极层以形成一第一栅电极。使用第一栅极遮罩和第一栅电极作为一布植模板，植入一第一掺杂剂至半导体层中以在半导体层中形成一第一掺杂区。本揭露实施方式是提供一种形成半导体装置的方法，此方法包含形成一栅极介电层于一半导体层之上。形成一栅极电极层于栅极介电层之上。形成一第一栅极遮罩于栅极电极层之上。使用第一栅极遮罩作为一蚀刻模板，蚀刻栅极电极层以形成一第一栅电极。使用第一栅极遮罩作为一布植模板，将第一掺杂剂植入至半导体层中，以在半导体层中形成一第一掺杂区。第一掺杂区延伸至半导体层的一顶面下方的一第一深度。在植入第一掺杂剂之后，形成第一栅电极于相邻的第一侧壁间隔物。使用第一侧壁间隔物和第一栅电极作为一布植模板，植入一第二掺杂剂，以在半导体层中形成一第二掺杂区。第二掺杂区延伸至半导体层的顶面下方的一第二深度。第二深度是小于第一深度。本揭露实施方式是提供一种半导体装置，此半导体装置包含一第一晶体管和一第二晶体管。第一晶体管包含一第一栅极结构、半导体层和一第一掺杂区。第一栅极结构位于半导体层之上。第一掺杂区位于半导体层中。第一掺杂区相邻第一栅极结构。第二晶体管包含一第二栅极结构和一第二掺杂区。第二栅极结构位于半导体层之上。第二栅极结构接触第一栅极结构使得界面定义于第一栅极结构和第二栅极结构之间。第二掺杂区位于半导体层中。第二掺杂区相邻第二栅极结构。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭露。应强调，根据工业中的标准实务，各特征并非按比例绘制。事实上，为了论述清晰的目的，可任意增加或减小特征的尺寸。应强调，附图仅说明此专利技术的典型实施方法，因此不被认为是范围限制，本揭露可能同样适用于其他实施方法。图1至图16依据本揭露的一些实施方式绘示在各个制造阶段的半导体装置。【符号说明】100：半导体装置102A：第一主动区102B：第二主动区105：半导体层110、115：栅极介电层120：第一遮罩层122：第一栅极遮罩125：硬遮罩层130：底部抗反射涂布层135：有机平坦化层137：第二硬遮罩层140、195：光阻层142、197：图案化光阻层145：第一栅电极150、175、210、245：植入制程155：第一掺杂区157、185、220、255：深度160、224：高度165：第一栅极结构170、235：侧壁间隔物180：第二掺杂区200：第二遮罩层202：第二栅极遮罩205：第二栅电极215：第三掺杂区225：第二栅极结构240：遮罩层250：第四掺杂区270：界面275A：第一长轴275B：第二长轴280A：第一晶体管280B：第二晶体管X1-X1：视图X2-X2：视图具体实施方式应理解，以下揭示内容提供许多不同实施例或实例，以便实施本揭露专利技术实施例的不同特征。以下揭露内容对于实施所提供主题的不同特征提供许多不同的实施方法或实例，下文描述组件及排列的特定实例以简化本揭露书的内容。当然，实例仅为示例性且并不意欲为限制性。举例来说，在以下描述中，第一特征形成于第二特征上或之上包含第一特征与第二特征直接接触的实施例，亦可包含第一特征与第二特征未直接接触的实施例。此外，本揭露可在各实例中重复元件符号及/或字母。此重复是为了简化，并不指示所论述的各实施例及/或配置之间的关系。另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示的一元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可同样解读本文所使用的空间相对性描述词。在此是提供一种或多种用于制造半导体装置的技术。在一些实施方式中，半导体装置包含晶体管。在一些实施方式中，用以形成栅极结构的蚀刻制程以及用以形成与栅极结构相邻的掺杂区的植入制程是使用图案化的遮罩堆迭来执行。在一些实施方式中，侧壁间隔物与栅极结构相邻形成，且使用第一侧壁间隔物和第一栅极结构做为布植模板来植入第二掺杂剂，以形成第二掺杂区于半导体层中。在一些实施方式中，第一掺杂区的深度小于相对于半导体层的顶面的第二掺杂区的深度。请参考图1，依据本揭露的一些实施方式，图1是绘示用于形成半导体装置100的多层。第一图包括示出各种横截面图的平面图。请参考图1，视图X1-X1是通过第一主动区102A在对应于栅极长度方向的方向上通过半导体装置100截取的横截面图，以及视图X2-X2是通过第二主动区102B在对应于栅极长度方向的方向上通过半导体装置100截取的横截面图。并非所有出示在横截面图中的各方面制程都会在平面图中描述。在一些实施方式中，半导体装置100包含晶体管。多层形成于半导体层105之上。在一些实施方式中，半导体层105是为基板的一部份，此基板包含至少一个磊晶层、一个单晶半导体(例如硅、锗、硅锗、砷化铟镓、砷化镓、锑化铟、磷化镓、锑化镓、砷化铟铝、磷化镓锑、锑砷化镓和磷化铟，但不限于此)、一个绝缘层上硅晶(SOI)结构、一个晶圆或是一个形成于晶圆的裸晶。在一些实施方式中，半导体层105包含结晶硅。在一些实施方式中，晶区形成于半导体层105中以定义第一主动区102A和第二主动区102B。在一些实施方式中，井区具有不同的导电类型。应理解，在横截面图中并未示出井区，以简化附图。在一些实施方式中，栅极介电层110形成于半导体层105之上。在一些实施方式中，栅极介电层110包含硅和氧。依据一些实施方式，栅极介电层110是通过热氧化、化学氧化、化学气相沉积(CVD)，包含低压化学气相沉积(LPCVD)、电浆辅助化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、减压化学气相沉积(本文档来自技高网...

【技术保护点】
1.一种形成一半导体装置的方法，其特征在于，包含：/n形成一栅极介电层于一半导体层之上；/n形成一栅极电极层于该栅极介电层之上；/n形成一第一栅极遮罩于该栅极电极层之上；/n使用该第一栅极遮罩作为一蚀刻模板，蚀刻该栅极电极层以形成一第一栅电极；以及/n使用该第一栅极遮罩和该第一栅电极作为一布植模板，植入一第一掺杂剂至该半导体层中以在该半导体层中形成一第一掺杂区。/n

【技术特征摘要】
20181031 US 62/753,152;20190401 US 16/371,5351.一种形成一半导体装置的方法，其特征在于，包含：
形成一栅极介电层于一半导体层之上；
形成一栅极电极层于该栅极介电层之上；
形成一第一栅极遮罩于该栅极电极层之上；
使用该第一栅极遮罩作为一蚀刻模板，蚀刻该栅极电极层以形成一第一栅电极；以及
使用该第一栅极遮罩和该第一栅电极作为一布植模板，植入一第一掺杂剂至该半导体层中以在该半导体层中形成一第一掺杂区。


2.根据权利要求1所述的方法，其特征在于，该第一栅电极具有沿着该第一栅电极的一中心的一第一长轴，且该方法还包含：
形成一第二栅极遮罩于该栅极电极层之上；
使用该第二栅极遮罩作为一蚀刻模板，蚀刻该栅极电极层以形成一第二栅电极，该第二栅电极具有沿着该第二栅电极的一中心的一第二长轴，其中该第二长轴是平行于该第一长轴，且该第二栅电极接触该第一栅电极；以及
使用该第二栅极遮罩作为一布植模板，植入一第二掺杂剂以形成一第二掺杂区于该半导体层中。


3.根据权利要求1所述的方法，其特征在于，还包含：
在植入该第一掺杂剂之后，形成与该第一栅电极相邻的一第一侧壁间隔物；以及
使用该第一侧壁间隔物和该第一栅电极作为一布植模板，植入一第二掺杂剂以形成一第二掺杂区于该半导体层中。


4.根据权利要求3所述的方法，其特征在于，该第一掺杂区延伸至该半导体层的一顶面下方的一第一深度，该第二掺杂区延伸至该半导体层的该顶面下方的一第二深度，且该第二深度是小于该第一深度。


5.一种形成一半导体装置的方法，其特征在于，包含：
形成一栅极介电层于一半导体层之上；
形成一栅极电极层于该栅极介电层之上；
形成一第一栅极遮罩于该栅极电极层之上；
使用该第一栅极遮罩作为一蚀刻模板，蚀刻该栅极电极层以形成一第一栅电极；
使用该第一栅极遮罩作为一布植模板，植入一第一掺杂剂至该半导体层中，以在该半导体层中形成一第一掺杂区，其中该第一掺杂区延伸至该半导体层的一...

【专利技术属性】
技术研发人员：吴雲骥，杨宗谕，徐丞伯，刘建宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71