通过高速接口访问高容量测试数据的方法和装置制造方法及图纸

本发明专利技术公开了通过高速接口访问高容量测试数据的方法和装置。具体地，被测设备(DUT)的硬件控制器与PCIe控制器通信以获取测试数据并控制测试执行。硬件控制器还与JTAG/IEEE 1500组件通信，以将DUT设置为各种测试配置并触发测试执行。对于SCAN测试，硬件控制器提供对片上压缩器/解压缩器的高吞吐量直接访问，以加载扫描数据并收集测试结果。

Method and device of accessing high capacity test data through high speed interface

【技术实现步骤摘要】
通过高速接口访问高容量测试数据的方法和装置相关申请的交叉引用本申请要求于2017年11月1日提交的序列号为62/580,265的美国临时专利申请的权益，其全部内容通过引用合并于此。
技术介绍
用于测试片上系统(SOC)的业内实践需要昂贵的测试设备(ATE)，其成本与每个测试输入-输出(IO)信道可用的信道数、速度和操作存储器直接成正比。随着芯片尺寸的增长，每个IO信道对存储器的要求也增加。在许多情况下，附加的测试IO信道不可用，测试信道的速度也不会提高。随着2.5D和3D芯片变得越来越普遍，可用于测试的IO信道进一步减少。来自各种电子设计自动化(EDA)工具供应商的扫描压缩方案旨在实现更低的测试数据要求，但它们的代价是测试覆盖率低或特定于供应商的设计定制。将ATE与系统级测试失败相关联是另一个挑战。在系统级执行结构测试是昂贵的，这通常使得该过程不切实际。已经进行了一些努力以在系统级实现结构测试，但这些测试使用专用测试接口，并且不是广泛适用的。现有的解决方案往往会产生高延迟，因此使用多个故障模型或测试程序会很昂贵。自动和高性能计算(HPC)应用需要在现场执行测试以帮助确保安全性和可靠性。与功能模式相比，结构测试提供了高测试覆盖率，并且最适合于满足这些应用的要求。用于现场结构测试的现有方案受到长执行时间和/或数据存储要求的限制。
技术实现思路
公开了一种系统的实施例，其改善了早期方法的挑战。在功能模式下利用IO信道在现有IO信道电路上启用高吞吐量测试。早期的方法依赖于IO信道中的专用测试电路，其成本随着测试的吞吐量要求而增加。ATE的作用被简化为提供电能和热控制。早期的方法利用ATE提供测试数据以及评估测试结果。所公开的实施例能够实现更小且更便宜的ATE。所公开的实施例适用于包括ATE、系统级测试(SLT)、板和现场测试的平台。此便携性可实现平台之间的诊断和调试关联。早期的方法对每个平台都有特定的设计特征，使相关性具有挑战。所公开的实施例可用于测试汽车ISO规范合规性以用于容错时间间隔(FTTI)并改善HPC产品的可靠性。附图说明为了容易地识别对任何特定元件或动作的讨论，参考数字中的一个或更多个最高有效数字指代首先引入该元件的图号。图1示出了根据一个实施例的系统架构100。图2示出了根据一个实施例的ATE架构200。图3示出了根据一个实施例的DUT逻辑元件300。图4示出了根据一个实施例的测试系统400。图5示出了根据一个实施例的硬件控制器304。图6是计算系统600的框图，在该计算系统600内可以实施或执行本文介绍的技术。详细描述“FTTI”指的是容错时间间隔。ISO26262标准将FTTI定义为在危险(1.57)事件发生之前系统(1.129)中可能存在故障(1.42)或多个故障的时间跨度。“IEEE1500”指的是用于实现嵌入式核心和相关电路的测试重用和集成的可扩展标准体系结构。它放弃了寻址模拟电路，并专注于促进片上系统(SoC)的数字方面的有效测试。IEEEStd1500具有串行和并行测试访问机制(TAM)以及适用于测试内核、SoC互连和电路的富指令集。此外，IEEEStd1500定义了支持核心隔离和保护的特征。“ISO26262”是指由国际标准化组织(ISO)定义的生产汽车中的电气和/或电子系统的功能安全的国际标准。“MBIST”指的是存储器内置自测试逻辑，其生成可应用于检测存储器故障的一组March算法。“PCIe”指的是外围组件互连高速，一种高速串行计算机扩展总线标准，旨在取代旧的PCI、PCI-X和AGP总线标准。与旧标准相比，PCIe有许多改进，包括更高的最大系统总线吞吐量，更低的I/O引脚数和更小的物理占用空间，更好的总线设备性能扩展，更详细的错误检测和报告机制(高级错误报告，AER)和本地热插拔功能。最新的PCIe标准设备为I/O虚拟化提供硬件支持。公开了系统的实施例，其使能基于高速IO(例如，PCIe、USB2.0及以上、IEEEIEEE1394/1394b、串行ATA、NVLinkTM等)的晶圆级和系统级的片上系统(SOC)的测试。通过减少传统方法的每个IO信道要求的IO信道和存储器，可以改善对昂贵测试设备的要求。因此可以简化ATE架构和设计以实现更小的形状因子并降低所有权和维护的资本成本。通过在系统级平台上直接测试SOC，还可以降低测试插入的复杂性。该系统基于现有的高速输入输出(HSIO)，例如，PCIe标准，使其可跨平台便携，包括ATE、系统级测试(SLT)、电路板和现场测试。高吞吐量使能在容错时间间隔(FTTI)内的现场测试，符合ISO26262标准。图1示出了根据一个实施例的系统架构100。系统架构100包括端点102、端点104、端点106、交换机108、根复合体110、DDRSRAM112、处理器114、处理器116和前侧总线118。根复合体110通过前侧总线118上的外围设备(“端点”)调解通信。根复合体110的众所周知的示例是南桥。系统架构100可扩展到不同平台。被测设备(DUT)被添加例如为PCIe端点106，或者，对于双站点测试，被添加为在该示例中经由交换机108耦连的端点102和端点104。测试数据和测试结果由CPU(例如，经由前侧总线118耦连到根复合体110的处理器114和处理器116)可访问的系统存储器(例如，DDRSRAM112)存储。CPU管理整个测试过程，用测试数据加载系统存储器，并触发每个DUT进行“自测试”。图3示出了可以在DUT内实现的控制器。系统架构100控制前侧总线118，并执行测试数据的DMA，执行测试，在系统存储器中存储响应，并在测试完成时触发CPU。CPU将测试响应与预期结果进行比较，以确认通过/失败状态。系统架构100可以串行地或同时地测试多个设备。交换设备表现为热插拔事件，并且设备经过列举以使其变为总线上的CPU可见，之后可以执行上述过程。图2示出了根据一个实施例的ATE架构200。ATE架构200包括自动测试设备202、自动测试设备204、CPU206、CPU208、CPU210、CPU212、DUT214、DUT216、DUT218、DUT220、DRAM222、DRAM224、DRAM226和DRAM228。图2例示了系统架构100的示例性ATE使用情况。自动测试设备204具有多个物理或虚拟化CPU，其具有专用系统存储器(例如，DRAM)，一起驱动DUT。在该方案中，自动测试设备202的作用被简化为提供电能和温度控制。测试和结果比较由CPU<->DUT的控制器(参见图3)与在CPU上执行的逻辑一起执行。图3例示了根据一个实施例的DUT逻辑元件300。DUT逻辑元件300包括总线控制器302，硬件控制器304，IEEE1500306组件，扫描链308和MBIST310组件。DUT312的硬件控制器304与总线控制器30本文档来自技高网...

【技术保护点】
1.一种装置，包括一个或更多个功能设备，所述一个或更多个功能设备中的每一个包括：/n内部总线控制器，与外部总线端口接合；/n内部硬件控制器，与所述总线控制器耦连；/n内部化的扫描链；/nMBIST组件；以及/n硬件控制器，包括逻辑，用于根据经由所述总线控制器接收的测试逻辑，独立地协调所述扫描链上的内部化的IEEE 1500组件和存储器阵列上的MBIST组件的操作。/n

【技术特征摘要】
20181030 US 16/175,4231.一种装置，包括一个或更多个功能设备，所述一个或更多个功能设备中的每一个包括：
内部总线控制器，与外部总线端口接合；
内部硬件控制器，与所述总线控制器耦连；
内部化的扫描链；
MBIST组件；以及
硬件控制器，包括逻辑，用于根据经由所述总线控制器接收的测试逻辑，独立地协调所述扫描链上的内部化的IEEE1500组件和存储器阵列上的MBIST组件的操作。


2.如权利要求1所述的装置，所述一个或更多个功能设备中的每一个包括一个或更多个功能单元，所述内部化的IEEE1500组件、内部化的扫描链和MBIST组件在所述一个或更多个功能单元中的每一个中重复。


3.如权利要求2所述的装置，由特定的MBIST组件测试的所述存储器阵列在包括所述特定的MBIST组件的功能单元内部。


4....

【专利技术属性】
技术研发人员：K·纳拉亚南，S·萨朗吉，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US