一种键合结构及其制造方法技术

本发明专利技术提供一种键合结构及其制造方法，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。

A bonding structure and its manufacturing method

【技术实现步骤摘要】
一种键合结构及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种键合结构及其制造方法。
技术介绍
随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级封装技术得到了广泛的应用，然而，晶圆级的封装是整片晶圆的封装，即使存在失效的裸片也要进行封装，造成资源的浪费。目前芯片到晶圆的封装成为另一个研究热点，而如何在工艺上实现产业化，仍存在很多问题需要解决。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种键合结构及其制造方法，实现芯片到晶圆的封装，且具有更好的可实施性。为实现上述目的，本专利技术有如下技术方案：一种键合结构的制造方法，包括：提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；提供第1至第N芯片，N≥1，从所述芯片的背面预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及芯片的导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线；利用混合键合结构，在底晶圆的各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数。可选地，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。可选地，各芯片通过晶圆级测试。可选地，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。可选地，芯片的形成方法包括：提供形成有芯片的待键合晶圆；在待键合晶圆的正面键合载片；以所述载片为支撑晶圆，在所述待键合晶圆的背面形成背连线结构以及混合键合结构；去除载片；进行待键合晶圆的切割，以获得键合用的芯片。一种键合结构，包括：底层晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；第1至第N芯片，N≥1且为自然数，所述芯片的背面上形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线，各所述芯片利用混合键合结构依次堆叠键合在裸片之上。可选地，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。可选地，各芯片通过晶圆级测试。可选地，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。本专利技术实施例提供的键合结构及其制造方法，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本专利技术实施例的键合结构的制造方法的流程示意图；图2-4示出了根据本专利技术实施例一的制造方法形成键合结构过程中的结构示意图；图5-8示出了根据本专利技术实施例二的制造方法形成键合结构过程中的结构示意图；图9-15示出了根据本专利技术实施例的制造方法形成键合结构中的芯片过程中芯片结构的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，目前芯片到晶圆的封装成为另一个研究热点，而如何在工艺上实现产业化，仍存在很多问题需要解决。为此，本申请提供一种键合结构的制造方法，参考图1所示，包括：提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；提供N个芯片，N≥1，所述芯片的背面上预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且导电键合垫连接至芯片中的互连线；利用混合键合结构，在各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N。在本申请中，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。为了更好地理解本申请的技术方案和技术效果，以下将结合附图对不同的实施例进行描述。实施例一在本实施例中，仅在晶圆上键合一层芯片，该方法制造成本低，同时能够更好地保证芯片间的一致性，具有更好的可实施性。在步骤S101，提供底晶圆10，所述底晶圆10具有阵列排布的裸片10’，所述裸片10’表面上形成有混合键合结构，混合键合结构包括介质键合层120以及导电键合垫122，参考图2所示。该晶圆100可以已在衬底100上完成器件的加工并形成有混合键合结构，衬底100上可以已经形成有器件结构以及电连接器件结构的互连线(图未示出)，器件结构由介质层110覆盖，该介质层110可以包括多层，例如可以包括层间介质层和金属间介质层，可以为氧化硅，互连线形成于介质材料中，器件结构可以为MOS器件、传感器件、存储器件和/或其他无源器件，互连线可以包括多层，不同层的互连线可以通过接触塞、过孔等实现互连，互连线可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例的图示中，仅图示出介质层110，而并未示出器件结构以及互连线，此处仅是为了简化附图，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。在完成器件加工之后，在晶圆的表面上继续形成混合键合结构，该表面本文档来自技高网...

【技术保护点】
1.一种键合结构的制造方法，其特征在于，包括：/n提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；/n提供第1至第N芯片，N≥1，从所述芯片的背面预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及芯片的导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线；/n利用混合键合结构，在底晶圆的各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数。/n

【技术特征摘要】
1.一种键合结构的制造方法，其特征在于，包括：
提供底晶圆，所述底晶圆具有阵列排布的裸片，所述裸片表面上形成有混合键合结构，混合键合结构包括介质键合层以及导电键合垫；
提供第1至第N芯片，N≥1，从所述芯片的背面预先形成有背连线结构和混合键合结构，所述背连线结构分别连接芯片中的互连线以及芯片的导电键合垫，且当N≥2时，第1至第N-1芯片的正面还形成有混合键合结构且正面的导电键合垫连接至芯片中的互连线；
利用混合键合结构，在底晶圆的各裸片上依次键合第n芯片，以实现芯片与裸片的互连，n从1至N且为自然数。


2.根据权利要求1所述的制造方法，其特征在于，第N芯片的正面还形成有衬垫，所述衬垫连接至第N芯片中的互连线。


3.根据权利要求1所述的制造方法，其特征在于，各芯片通过晶圆级测试。


4.根据权利要求1所述的制造方法，其特征在于，所述导电键合垫的材料为铜，所述介质键合层的材料包括氧化硅、NDC和或他们的组合。


5.根据权利要求1-4中任一项所述的制造方法，其特征在于，芯片的形成方法包括：
提供形成有芯片的待键合...

【专利技术属性】
技术研发人员：刘天建，胡杏，占迪，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42