小晶粒芯片的晶圆级测试及初始化制造技术

芯片中间体包括包括多个芯片区域的半导体区域。所述芯片区域分别被切割为半导体芯片。沿着所述芯片区域的边缘设置切割区域，所述切割区域被切割以切出所述半导体芯片。在横跨所述切割区域的芯片区域的对面设置接触区域，所述接触区域被配置得与测试单元的探针接触以测试所述芯片区域，并且与切割区域一起连续地设置电气布线以连接所述芯片区域和所述接触区域。

Wafer level measurement and initialization of small grain chips

【技术实现步骤摘要】
【国外来华专利技术】小晶粒芯片的晶圆级测试及初始化
本专利技术涉及测试多个半导体芯片。相关技术近来已经知道关于测试多个半导体芯片的各种技术。目前，在下，“小晶粒芯片”尺寸约为100微米×100微米，带有微凸起(20微米间距)，且预计会变得更小，每一芯片逻辑测试的成本以及设备初始化(例如将初始数据写入非易失性存储器)是昂贵的，且现有的制造测试方法无法探测微凸起。现有技术包括晶圆级测试和老化(WLTBI)，其通过在晶圆级进行测试而降低制造成本。因此，在本领域中需要解决上述问题。
技术实现思路
从第一方面来看，本专利技术提供一种芯片中间体，包括：半导体区域，其包括多个芯片区域，所述芯片区域分别被切割为半导体芯片；沿所述芯片区域的边缘设置的切割区域，所述切割区域被切割以切出所述半导体芯片；在横跨所述切割区域的所述芯片区域的对面设置的接触区域，所述接触区域被配置为由测试单元的探针接触以测试所述芯片区域；以及与所述切割区域一起连续地设置以连接所述芯片区域和所述接触区域的电气布线。从另一方面来看，本专利技术提供了一种用于制造本专利技术的芯片中间体的半导体芯片制造系统。从另一方面来看，本专利技术提供了一种用于测试芯片区域的方法，包括：制造本专利技术的芯片中间体；以及用测试单元的探针接触所述接触区域以测试所述芯片区域。从另一方面看，本专利技术提供一种制造半导体芯片的方法，包括：用测试单元的探针测试设置在本专利技术的芯片中间体上的半导体区域；切割所述切割区域，以切出所述半导体芯片。根据本专利技术的实施例，提供了一种芯片中间体。该芯片中间体包括半导体区域、切割区域、接触区域和电气布线。所述半导体区域包括多个芯片区域。所述芯片区域分别被切割为半导体芯片。所述切割区域沿着所述芯片区域的边缘设置。切割所述切割区域以切出所述半导体芯片。所述接触区域设置在横跨所述切割区域的所述芯片区域的对面。所述接触区域被测试单元的探针接触，以测试所述芯片区域。与切割区域一起连续地设置所述电气布线，以连接所述芯片区域与所述接触区域。根据本专利技术的另一实施例，提供了一种用于制造芯片中间体的芯片中间体制造系统。芯片中间体包括半导体区域、切割区域、接触区域和电气布线。半导体区域包括多个芯片区域。芯片区域分别被切割为半导体芯片。切割区域沿着芯片区域的边缘设置。切割该切割区域以切出所述半导体芯片。所述接触区域设置在横跨所述切割区域的所述芯片区域的对面。所述接触区域被测试单元的探针接触，以测试所述芯片区域。与切割区域一起连续地设置所述电气布线，以连接所述芯片区域与所述接触区域。根据本专利技术的又一实施例，提供了一种半导体芯片制造系统。半导体芯片制造系统包括制造单元、测试单元和分离单元。制造单元制造包括半导体区域、切割区域、接触区域和电气布线的芯片中间体。半导体区域包括分别被切割为半导体芯片的多个芯片区域。切割区域沿着芯片区域的边缘设置。切割该切割区域以切出所述半导体芯片。所述接触区域设置在横跨所述切割区域的所述芯片区域的对面。与切割区域一起连续地设置所述电气布线，以连接所述芯片区域与所述接触区域。测试单元测试所述芯片区域。测试单元包括探针，用以接触所述接触区域来测试所述芯片区域。分离单元切割所述切割区域以切出所述半导体芯片。根据本专利技术的又一实施例，提供了一种用于测试芯片区域的方法。该方法包括制造芯片中间体，该芯片中间体包括半导体区域、切割区域、接触区域和电气布线。半导体区域包括分别被切割为半导体芯片的多个芯片区域。切割区域沿着芯片区域的边缘设置。切割所述切割区域以切出所述半导体芯片。所述接触区域设置在横跨所述切割区域的所述芯片区域的对面。与切割区域一起连续地设置所述电气布线，以连接所述芯片区域与所述接触区域。该方法还包括用测试单元的探针接触所述接触区域以测试所述芯片区域。根据本专利技术的又一实施例，提供了一种制造半导体芯片的方法。该方法包括利用测试单元的探针测试设置在芯片中间体上的半导体区域，该芯片中间体包括半导体区域、切割区域、接触区域和电气布线。半导体区域包括分别切出半导体芯片的多个芯片区域。切割区域沿着芯片区域的边缘设置。切割所述切割区域以切出所述半导体芯片。所述接触区域设置在横跨所述切割区域的所述芯片区域的对面。与切割区域一起连续地设置所述电气布线，以连接所述芯片区域与所述接触区域。该方法还包括切割所述切割区域以切出所述半导体芯片。附图说明现在将参考附图仅通过示例的方式描述本专利技术的实施例，在附图中：图1是示出根据本专利技术的示例性实施例的制造系统的配置的框图。图2A描绘根据示范性实施例的小晶粒的示意图。图2B描述了根据示例性实施例的超级晶粒的示意图。图2C描述了根据示例性实施例的半导体晶圆的示意图。图3A描述了根据示例性实施例的超级晶粒的示意图。图3B描绘了沿图3A中的线IIIB-IIIB截取的示意性截面图。图4A、4B、4C、4D、4E、4F和4G描绘根据示范性实施例的小晶粒的制造工艺。图5A、5B和5C描述了根据示例性实施例的小晶粒的切割过程。图6示出了根据本专利技术的另一示例性实施例的超级晶粒的示意图。具体实施方式在下文中，将参考附图详细描述本专利技术的示例性实施例。应当注意，本专利技术不限于下面给出的这些示例性实施例，并且可以在本专利技术的范围内以各种修改来实现。另外，这里使用的附图是为了说明的目的，并且可能不示出实际尺寸。图1是示出根据本专利技术的示例性实施例的制造系统1的配置的框图。如图1所示，制造系统1可以包括制造单元3、测试单元5和分离单元7。制造单元3使用传统的半导体制造技术制造半导体晶圆。该技术可以包括前端制程(FEOL)、后端制程(BEOL)和化学机械抛光(CMP)。从半导体晶圆切割出多个半导体芯片(例如，微型芯片)。该示例性实施例假定半导体芯片的尺寸较小(稍后描述)。在下文中，将所述半导体芯片称为小晶粒。测试单元5被提供用于半导体晶圆上的多个小晶粒的逻辑测试和初始化。测试单元5可以是传统的(现有的)测试设备。注意，测试单元5可以包括测试探针50(稍后描述)。测试单元5将初始数据写入多个小晶粒中的每一个，并使用测试探针50确认它们的操作。分离单元7将半导体晶圆分离(切割)成各个小晶粒。分离单元7通过反应离子蚀刻(RIE)切割半导体晶圆。注意，其它传统的切割技术，例如刀片或激光切割，也可以应用于分离单元7。图2A描绘了根据示例性实施例的小晶粒9的示意图。图2B描述了根据示例性实施例的超级晶粒10的示意图。图2C描述了根据示例性实施例的半导体晶圆11的示意图。如图2A所示，小晶粒9是板状构件，在俯视下呈大致正方形。小晶粒9可以包括在其表面上的多个微凸起(bumps)111。微凸起111是通过例如气相沉积、电镀或印刷而设置在小晶粒9的表面上的突出电极。注意，当在布线板(未示出)上安装小晶粒9时，微凸起111是接触点。如上所述，该示例性实施例假设小晶粒9的尺寸较小。小本文档来自技高网...

【技术保护点】
1.一种芯片中间体，包括：/n半导体区域，包括多个分别被切割为半导体芯片的芯片区域；/n沿所述芯片区域的边缘设置的切割区域，所述切割区域被切割以切出半导体芯片；/n接触区域，其被设置在横跨所述切割区域的所述芯片区域的对面，所述接触区域被配置为由测试单元的探针接触以测试所述芯片区域；以及/n与所述切割区域一起连续地设置的电气配线，用以连接所述芯片区域和所述接触区域。/n

【技术特征摘要】
【国外来华专利技术】20171002 US 15/722,409;20171027 US 15/795,8881.一种芯片中间体，包括：
半导体区域，包括多个分别被切割为半导体芯片的芯片区域；
沿所述芯片区域的边缘设置的切割区域，所述切割区域被切割以切出半导体芯片；
接触区域，其被设置在横跨所述切割区域的所述芯片区域的对面，所述接触区域被配置为由测试单元的探针接触以测试所述芯片区域；以及
与所述切割区域一起连续地设置的电气配线，用以连接所述芯片区域和所述接触区域。


2.根据权利要求1所述的芯片中间体，其中所述芯片区域中的每一个包括在所述芯片区域的表面上的凸起。


3.根据权利要求2所述的芯片中间体，其中所述接触区域包括多个测试垫，所述测试垫被配置为由测试单元的探针的相应接触点接触，并且所述测试垫中的每一个具有比所述凸起中的每一个更大的面积。


4.根据前述权利要求中任一项所述的芯片中间体，其中所述切割区域包括至少互连所述芯片区域并且连接所述芯片区域和所述接触区域的其它电气布线。


5.根据权利要求4所述的芯片中间体，其中所述其它电气布线与所述电气布线电连接。


6.根据权利要求4或5所述的芯片中间体...

【专利技术属性】
技术研发人员：宗藤诚治，C·苏布拉曼尼亚，堀部晃启，末冈邦昭，甲田泰照，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US