用于组合多个存储信道的系统和方法技术方案

本申请提供了在多信道存储控制器中组合多个信道的系统、装置和方法，以节省面积和降低功耗及成本。一种装置可以包括：第一存储控制器，被配置为使用第一协议访问第一信道；第二存储控制器，被配置为使用与所述第一协议不同的第二协议访问第二信道；以及物理接口，其耦合到该第一存储控制器和该第二存储控制器。该物理接口可以包括由所述第一存储控制器和所述第二存储控制器共享的地址和命令总线的一组引脚，用于所述第一存储控制器和所述第二存储控制器以通过时分复用将地址或命令发送到相应信道。

Systems and methods for combining multiple storage channels

【技术实现步骤摘要】
用于组合多个存储信道的系统和方法
本专利技术涉及存储器接口
，尤其涉及多信道存储器接口架构。
技术介绍
计算系统需要使用存储介质来维持和存储数据及指令。通常有两种类型的存储介质：易失性和非易失性。当设备断电时，易失性存储器(如随机存取存储器(RAM))会丢失其状态；非易失性存储器，如软盘、硬盘驱动器、磁带、光盘，即使断电也能保持其状态。这两种类型的存储器通常通过不同的接口技术来访问，这些接口技术变化很大并且通常是不兼容的。最近开发的新存储器和存储技术通常将越来越多的存储介质模块打包到一个计算系统中。因此，现代存储控制器通常被配置为支持多个信道以访问多个存储单元。多信道存储器接口架构必须具有与多个存储单元通信的必要接口。但是因为连接引脚的空间有限，这种架构的物理接口是有价值的资源。而且，非易失性存储器的最新发展正在提供越来越先进的存储介质，这与传统的RAM和传统的非易失性存储器不同。因此，本领域中需要一种改进的多信道存储器接口架构设计，以利用先进的新存储介质特征。
技术实现思路
本申请的主题涉及在存储控制器中组合多个信道的系统、方法和装置。根据本申请的各个方面，所提供的技术可以在多个存储器信道之间共享地址/命令(AD/CMD)总线，而每个信道可以具有单独的数据总线。示例性的存储控制器可以在独立存储控制器(例如计算系统的DRAM控制器)中实现，或者作为存储控制器(例如固态驱动器(SSD)控制器)的一部分实现。在一个示例性实施例中，提供了一种装置，所述装置包括：第一存储控制器，所述第一存储控制器被配置为使用第一协议访问第一信道；第二存储控制器，所述第二存储控制器被配置为使用与第一协议不同的第二协议来访问第二信道；以及耦合到所述第一存储控制器和所述第二存储控制器的物理接口。所述物理接口包括由所述第一存储控制器和所述第二存储控制器共享的地址和命令总线的一组引脚，用于所述第一存储控制器和所述第二存储控制器以通过时分复用将地址或命令发送到相应信道。在另一个示例性实施例中，提供了一种方法，所述方法包括：在多信道存储控制器的物理接口处从所述多信道存储控制器的第一信道控制器接收第一命令；在所述物理接口处从所述多信道存储控制器的第二信道控制器接收第二命令。所述第一命令是第一协议的命令，所述第二命令是第二协议的命令，所述第一协议与所述第二协议不同。所述方法还可以包括：在第一时隙期间将所述第一命令从所述物理接口经由一组引脚发送到第一存储器类型的第一存储模块；以及在第二时隙期间将所述第二命令从所述物理接口经由该组引脚发送到第二存储器类型的第二存储模块。该组引脚由所述第一信道和所述第二信道共享。在一个实施例中，所述第一协议和所述第二协议可以是兼容协议。在又一个示例性实施例中，提供了一种具有信息的非暂时性机器可读介质，当由硬件处理器系统读取时，该信息使得硬件处理器系统执行：在多信道存储控制器的物理接口处从所述多信道存储控制器的第一信道控制器接收第一命令；在所述物理接口处从所述多信道存储控制器的第二信道控制器接收第二命令；在第一时隙期间将所述第一命令从所述物理接口经由一组引脚发送到第一存储器类型的第一存储模块；以及在第二时隙期间将所述第二命令从所述物理接口经由该组引脚发送到第二存储器类型的第二存储模块。所述第一命令是第一协议的命令，所述第二命令是第二协议的命令，所述第一协议与所述第二协议不同。该组引脚由所述第一信道和所述第二信道共享。附图说明图1A示意性地示出了根据本申请一个实施例的具有多信道存储器接口架构的存储器控制器。图1B示意性地示出了根据本申请另一个实施例的多信道存储器接口架构。图2示意性地示出了根据本申请一个实施例的多信道存储系统中的各种信号线上的信号。图3示意性地示出了根据本申请另一个实施例的多信道存储系统中的各种信号线上的信号。图4示意性地示出了根据本申请又一个实施例的多信道存储系统中的各种信号线上的信号。图5示出了根据本申请的一个实施例的用于操作多信道存储控制器的流程图。具体实施方式现在将参考附图详细描述根据本申请的具体实施例。为了一致性，各图中的相同元件由相同的附图标记表示。本申请提供了用于在多信道存储器接口架构中组合多个信道的系统和方法。一个示例性存储控制器可以实现多信道存储器接口架构以提供对两个或更多个信道的支持。每个信道可以通过具有相应的专用数据总线和独立控制而独立。但是，多个信道可以共享单个地址和命令总线。例如，根据一个实施例的存储器控制器可以具有配置有用于多个存储模块的多个信道的物理接口(PHY)。每个存储模块可以是用于存储数据和指令的存储单元。可以耦合到该多个信道的存储模块可以包括例如同步动态随机存取存储器(SDRAM)、双倍数据速率SDRAM(DDR)、DDR版本2SDRAM(DDR2)、DDR版本3SDRAM(DDR3)、DDR版本4SDRAM(DDR4)、NAND闪存、NOR闪存、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PCRAM)、Nano-RAM、3DXPoint存储器，等等。在各种实施例中，通过共享单个地址/命令总线，可以减少用于地址总线的硅芯片(die)的面积。而且，具有不同宽度的数据总线可以组合在一个存储器系统中。例如，存储器系统可具有不是2的幂的总的数据总线宽度。例如，在一个实施例中，总的数据总线宽度可以是48位，其可以是用于一个信道的32位数据总线与用于另一个信道的16位数据总线的组合。另外，可以组合不同的存储器类型以形成灵活的存储器系统。例如，一个信道可以被配置为用于DRAM，另一个信道可以被配置为用于MRAM，或者一个信道可以被配置为用于DDR3，另一个信道可以被配置为用于DDR4。然而，在各种实施例中，因为这些多个信道可以被充分利用，例如，通过地址/命令总线的时分复用，所以对总带宽没有显着影响。图1A示意性地示出了根据本申请一个实施例的具有多信道存储器接口架构的存储器控制器102。存储控制器102可以包括物理接口104、第一信道控制器114、第二信道控制器120、第一数据总线112、第二数据总线126和地址总线128。第一信道控制器114可以向存储控制器102提供表示为CHA的第一信道。第一信道控制器114可包括数据路径组件116和地址组件118。数据路径组件116可以被配置为处理要写入和/或从附接到第一信道的存储模块(未示出)接收的数据。数据路径组件116可以经由第一数据总线112耦合到物理接口104的第一组数据引脚106。第一组数据引脚106可以通过外部数据总线(未示出)耦合到附接到到第一信道的存储模块。地址组件118可以被配置为指定地址(存储模块上要写入或读取的数据的位置)并向第一信道发出任何命令。因此，地址组件118也可以称为地址/命令组件。地址组件118可以经由地址总线128耦合到物理接口104的一组地址/命令引脚110。物理接口104的该组地址/命令引脚110也可以称为地址PHY。因为地址总线128本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n第一存储控制器，所述第一存储控制器被配置为使用第一协议访问第一信道；/n第二存储控制器，所述第二存储控制器被配置为使用与所述第一协议不同的第二协议访问第二信道；以及/n耦合到所述第一存储控制器和所述第二存储控制器的物理接口，所述物理接口包括：/n由所述第一存储控制器和所述第二存储控制器共享的地址和命令总线的一组引脚，用于所述第一存储控制器和所述第二存储控制器以通过时分复用将地址或命令发送到相应信道。/n

【技术特征摘要】
20181024 US 16/169,5251.一种装置，包括：
第一存储控制器，所述第一存储控制器被配置为使用第一协议访问第一信道；
第二存储控制器，所述第二存储控制器被配置为使用与所述第一协议不同的第二协议访问第二信道；以及
耦合到所述第一存储控制器和所述第二存储控制器的物理接口，所述物理接口包括：
由所述第一存储控制器和所述第二存储控制器共享的地址和命令总线的一组引脚，用于所述第一存储控制器和所述第二存储控制器以通过时分复用将地址或命令发送到相应信道。


2.如权利要求1所述的装置，其特征在于，所述第一协议和所述第二协议是兼容协议。


3.如权利要求1所述的装置，其特征在于，所述物理接口至少包括耦合到所述第一存储控制器的第一地址输入和耦合到所述第二存储控制器的第二地址输入，并且所述第一地址输入和所述第二地址输入被映射到该组引脚中的一个共享引脚。


4.如权利要求3所述的装置，其特征在于，所述第一地址输入和所述第二地址输入被配置为工作在不同的时隙。


5.如权利要求1所述的装置，其特征在于，所述时分复用通过将指定的不同时钟周期分配给不同的信道来实现。


6.如权利要求1所述的装置，其特征在于，所述时分复用使用通过所述地址和命令总线的一组引脚中的一个引脚发送的片选信号来执行。


7.如权利要求1所述的装置，其特征在于，所述第一存储控制器以第一频率操作地址总线，所述第二存储控制器以不同于所述第一频率的第二频率操作地址总线。


8.如权利要求7所述的装置，其特征在于，所述物理接口以所述第一频率和所述第二频率中的最高频率操作。


9.如权利要求7所述的装置，其特征在于，所述物理接口还包括用于所述第一信道的第一时钟引脚和用于所述第二信道的第二时钟引脚。


10.如权利要求1所述的装置，其特征在于，所述物理接口还包括分别用于所述第一信道和所述第二信道的数据总线的独立引脚组。


11.一种方法，包括：
在多信道存储控制器的物理接口处从所述多信道存储控制器的第一信道控制器接收第一命令；
在所述物理接口处从所述多信道存储控制器的第二信道控制器接收第二命令，其中所述第一命令是第一协议的命令，所述第二命令是第二协议的命令，所述第一协议与所述第二协议不同；
在第一时隙期间将所述第一命令从所述物理接口经由一组引脚发送到第一存储器类型的第一存储模块；以及
在第二时隙期间将所述第二命令从所述物理接口经由该组引脚发送到第二存储器类型的第二存储模块，该组引脚由所述第一信道和所述第二信道共享。
<...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：英韧科技上海有限公司，
类型：发明
国别省市：上海;31