一种全差分静态逻辑超高速D触发器制造技术

本发明专利技术公开了集成电路设计技术领域的一种全差分静态逻辑超高速D触发器，包括对应设置的dip差分信号输入模块和ckop差分信号输出模块以及对应设置的din差分信号输入模块和ckon差分信号输出模块，所述dip差分信号输入模块和ckop差分信号输出模块的连接端以及din差分信号输入模块和ckon差分信号输出模块的连接端均依次连接有传送门模块、第一反向器模块和第二反向器模块，所述传送门模块上连接有差分时钟信号模块，本发明专利技术电路的仿真平台与传统家头相比，电路由smic40nm工艺实现，实现了触发器可以在超高频率下依然可以正常运行，电路在速度上得到了大大的提高。

A fully differential static logic super high speed D flip-flop

【技术实现步骤摘要】
一种全差分静态逻辑超高速D触发器
本专利技术涉及集成电路设计
，具体为一种全差分静态逻辑超高速D触发器。
技术介绍
传统的触发器都是只有一个时钟端、一个信号输入端，一个复位端，一个输出端。如图1所示。它是由三个反相器和两个传输门构成。当脉冲输入端ckn为高的时候，下面的传输门导通，因而该触发器是透明的，及输入d被复制到输出q上。在这一阶段，反馈环路断开，因为上面的传输门是断开的。因此晶体管的尺寸对于实现正确功能并不重要。但从功率的角度来看，时钟驱动的晶体管数目是一个重要的衡量指标，因为时钟的活动系数为1。从这一个角度来看，该触发器的效率不高，将该电路结构用smic40nm工艺来实现，参数均按照最小L和W。再带上FO4负载进行频率仿真，当频率是4G的时候仿真的输出波形与5G对比可以看出，当频率跑到5G的时候，波形已经出现严重的错误，低电平时候的波形已经几乎消失，也就是说这样的一个传统结构频率只能实现4G频率，速度很有限。现有的触发器装置的主要不足为输出波跳动频率太低，速度太慢，不便于实现让触发器可以在超高频率下依然可以正常运行。基于此，本专利技术设计了一种全差分静态逻辑超高速D触发器，以解决上述问题。
技术实现思路
本专利技术的目的在于提供一种全差分静态逻辑超高速D触发器，以解决上述
技术介绍
中提出的现有的主题名称+技术问题的问题。为实现上述目的，本专利技术提供如下技术方案：一种全差分静态逻辑超高速D触发器，包括对应设置的dip差分信号输入模块和ckop差分信号输出模块以及对应设置的din差分信号输入模块和ckon差分信号输出模块，所述dip差分信号输入模块和ckop差分信号输出模块的连接端以及din差分信号输入模块和ckon差分信号输出模块的连接端均依次连接有传送门模块、第一反向器模块和第二反向器模块，所述传送门模块上连接有差分时钟信号模块；所述dip差分信号输入模块和din差分信号输入模块，用于信号的输入；所述差分时钟信号模块，用于控制所述dip差分信号输入模块或din差分信号输入模块的信号输入；所述传送门模块，用于将输入信号传送至第一节点；所述第一反向器模块，用于将传送信号传送给第二节点；所述第二反向器模块，用于将所述传送门模块获得的信号传送至ckop差分信号输出模块或ckon差分信号输出模块；所述ckop差分信号输出模块和ckon差分信号输出模块，用于输出来自第二节点的整形波形信号。优选的，所述差分时钟信号模块包括相互对应设置的ckn差分时钟信号模块和ckp差分时钟信号模块。优选的，所述ckn差分时钟信号模块和ckp差分时钟信号模块均为电平触发，且所述ckn差分时钟信号模块和ckp差分时钟信号模块互为高低电平。优选的，所述dip差分信号输入模块和din差分信号输入模块的信号频率均为ckn差分时钟信号模块和ckp差分时钟信号模块信号频率的一半。优选的，所述dip差分信号输入模块所对应的第一节点与所述din差分信号输入模块所对应的第二节点相连接，所述dip差分信号输入模块所对应的第二节点与所述din差分信号输入模块所对应的第一节点相连接。与现有技术相比，本专利技术的有益效果是：本专利技术电路的仿真平台与传统家头相比，电路由smic40nm工艺实现，实现了触发器可以在超高频率下依然可以正常运行，电路在速度上得到了大大的提高。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的触发器电路示意图；图2为本专利技术的触发器电路原理图；图3为本专利技术电路的仿真平台图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图2-3，本专利技术提供一种技术方案：一种全差分静态逻辑超高速D触发器，包括对应设置的dip差分信号输入模块和ckop差分信号输出模块以及对应设置的din差分信号输入模块和ckon差分信号输出模块，所述dip差分信号输入模块和ckop差分信号输出模块的连接端以及din差分信号输入模块和ckon差分信号输出模块的连接端均依次连接有传送门模块、第一反向器模块和第二反向器模块，所述传送门模块上连接有差分时钟信号模块；所述dip差分信号输入模块和din差分信号输入模块，用于信号的输入；所述差分时钟信号模块，用于控制所述dip差分信号输入模块或din差分信号输入模块的信号输入；所述传送门模块，用于将输入信号传送至第一节点；所述第一反向器模块，用于将传送信号传送给第二节点；所述第二反向器模块，用于将所述传送门模块获得的信号传送至ckop差分信号输出模块或ckon差分信号输出模块；所述ckop差分信号输出模块和ckon差分信号输出模块，用于输出来自第二节点的整形波形信号。其中，所述差分时钟信号模块包括相互对应设置的ckn差分时钟信号模块和ckp差分时钟信号模块；需要解释的是，如图2所示，dip差分信号输入模块和din差分信号输入模块为一对差分信号输入端，根据奈奎斯特采样定理，在ckn差分时钟信号模块为高电平且ckp差分时钟信号模块为低电平时，dip差分信号输入模块会将信号通过由NM1和PM1构成的第一传送门模块到达第一节点N1，再由第一节点N1的信号通过PM2和NM2构成的第一反相器模块送到第二节点N2，此时，din差分信号输入模块将信号通过与之对应的传送门也送到第二节点N2，两条信号线连在一起，可以对波形进行整形，使得上升沿和下降沿更加陡峭，同时也可以使得差分输出信号的相位保持一致；第二节点N2的信号再通过PM3和NM3构成的第二反相器传到输出端ckop差分信号输出模块。同理，当din差分信号输入模块作为输入信号时也可以在ckn和ckp时钟的控制下传送到ckon差分信号输出模块。更进一步的实施方式为，所述ckn差分时钟信号模块和ckp差分时钟信号模块均为电平触发，且所述ckn差分时钟信号模块和ckp差分时钟信号模块互为高低电平；如图2所示，ckn差分时钟信号模块和ckp差分时钟信号模块分别连接在NM1和PM1构成的传送门的两端，实现电平触发。更进一步的实施方式为，所述dip差分信号输入模块和din差分信号输入模块的信号频率均为ckn差分时钟信号模块和ckp差分时钟信号模块信号频率的一半，通过将差分信号的频率设定为侍中频率的一半，可以利于仿真信号的快速传递。更进一步的实施方式为，所述dip差分信号输入模块所对应的第一节点与所述din差分信号输入模块所对应的第二节点相连接，所述dip差分信号输入模块所对应的第二节点与所述din本文档来自技高网...

【技术保护点】
1.一种全差分静态逻辑超高速D触发器，其特征在于：包括对应设置的dip差分信号输入模块和ckop差分信号输出模块以及对应设置的din差分信号输入模块和ckon差分信号输出模块，所述dip差分信号输入模块和ckop差分信号输出模块的连接端以及din差分信号输入模块和ckon差分信号输出模块的连接端均依次连接有传送门模块、第一反向器模块和第二反向器模块，所述传送门模块上连接有差分时钟信号模块；/n所述dip差分信号输入模块和din差分信号输入模块，用于信号的输入；/n所述差分时钟信号模块，用于控制所述dip差分信号输入模块或din差分信号输入模块的信号输入；/n所述传送门模块，用于将输入信号传送至第一节点；/n所述第一反向器模块，用于将传送信号传送给第二节点；/n所述第二反向器模块，用于将所述传送门模块获得的信号传送至ckop差分信号输出模块或ckon差分信号输出模块；/n所述ckop差分信号输出模块和ckon差分信号输出模块，用于输出来自第二节点的整形波形信号。/n

【技术特征摘要】
1.一种全差分静态逻辑超高速D触发器，其特征在于：包括对应设置的dip差分信号输入模块和ckop差分信号输出模块以及对应设置的din差分信号输入模块和ckon差分信号输出模块，所述dip差分信号输入模块和ckop差分信号输出模块的连接端以及din差分信号输入模块和ckon差分信号输出模块的连接端均依次连接有传送门模块、第一反向器模块和第二反向器模块，所述传送门模块上连接有差分时钟信号模块；
所述dip差分信号输入模块和din差分信号输入模块，用于信号的输入；
所述差分时钟信号模块，用于控制所述dip差分信号输入模块或din差分信号输入模块的信号输入；
所述传送门模块，用于将输入信号传送至第一节点；
所述第一反向器模块，用于将传送信号传送给第二节点；
所述第二反向器模块，用于将所述传送门模块获得的信号传送至ckop差分信号输出模块或ckon差分信号输出模块；
所述ckop差分信号输出模块和ckon差分信号输出模块，用于输出来自第二节点的整形波形信号。

【专利技术属性】
技术研发人员：唐枋，黄天聪，李志鹏，李润林，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆;50