一种低工作电压的快速下行电平移位电路，采用MOS管作线性电阻替代20181084311申请中的简单电阻并采用两路由PMOS管组成的反馈回路，通过PMOS管在需要输出低电平的时候导通输出与低侧低电平VSS的支路，加快输出电平降低到低电平的传输过程，降低了由增加电阻而导致的传输延时，有效降低了电平移位电路的延时，解决了信号过于滞后的问题，使下行电平移位电路能够快速工作。可适用于HVIC内高侧电平向低侧电平的信号转换过程，在更大的工作电压范围能够保证各类保护信号更完整的传递，更快速的工作速度能够更好地适应不同的工作环境，从而更好地保护到HVIC电路，提高了保护模块的保护效率。
A fast down level shift circuit with low working voltage
【技术实现步骤摘要】
一种低工作电压的快速下行电平移位电路
本技术涉及电平移位电路，尤其涉及能够快速将高压电平的输入信号变换为低压电平的输出信号的一种低工作电压的快速下行电平移位电路。
技术介绍
随着电子电力技术的飞速发展，特别是IGBT和MOSFET等高频自关断元器件应用的日益广泛，驱动电路的设计就显得十分重要，尤其是高压集成电路HVIC驱动。良好的驱动电路能够保证HVIC芯片的高性能运作，比如出色的系统可靠性和效率等。目前的消费与工业应用中，HVIC被广泛运用于多个领域，如变频电机驱动，开关电源以及电子镇流器等。本技术是本申请人2018108431121和2018212144290同时申请的后续申请，图1、2、3也是在先申请中列举的现有技术。图1中，HVIC驱动电路包括高压区与低压区。高压区工作在较高的电平范围内，其高侧高电平为VB，高侧低电平为VS；低压区工作在较低的电平范围内，其低侧高电平为VCC，低侧低电平为VSS。在图1传统的HVIC驱动电路中，一般还包含高侧保护电路，在虚线框标出的高压区中就包含着保护信号产生电路。高侧保护电路的作用是通过传递保护信号，如死区保护信号、欠压信号、过压信号等，来改变电路的逻辑，控制电路的开关状态来保护所驱动的电路不受到损坏。高侧保护电路所产生的信号需要控制低侧的开关状态，那么就需要将保护电路产生的保护信号传递到低侧的逻辑控制电路中去。如图1所示，保护信号需要从高侧欠压检测电路传递到低侧信号输出电路，以控制电路的开关状态，从而改变低侧输出LO信号。这个过程中两个模块之间具有不同的电平，传递的保护信号需要经过一个电平移位电路，才可以将高侧保护信号传递给低侧。这种将较高电平的高压转换为低压的电平移位电路，一般统称为下行电平移位电路。传统的下行电平移位电路主要是采用一个由NMOS管锁存器结构来实现电平的转换，如图2，利用NMOS管MN1和MN2栅源交叉耦合形成正反馈环路，加速输入信号的转换速率，降低锁存器的传输延时；PMOS管MP1和MP2为输入信号开关管，控制信号的传输。但是由于电路在垂直方向上没有做任何的高低侧电平耐压结构，如果高压区高侧高电平VB比较高，将会使较大的电压落在MOS管的两端，这将会导致MOS管源漏击穿等后果，因此传统下的下行电平移位电路无法满足高压系统应用。现有技术中，有多种方案可以很好地解决图2电路耐压问题，目前一种常见的方法是采用包含两级共栅耐压结构的一种垂直下行电平移位电路，其电路原理图如图3所示。该电路采用了高侧共源级开关传输结构，分别用PMOS管MP1和MP2形成两条共源开关的结构，将输入信号IN1与IN2传输到共栅极耐压结构中。共栅极耐压结构利用两级由NMOS管MN1、MN2和PMOS管MP1和MP2组成，晶体管Q1和Q2起到钳位的作用，连接在NMOS管MN1和MN2的栅源两端，防止NMOS管漏端电流过大。NMOS管MN3和MN4交叉耦合相连形成锁存器结构，栅端分别连接输出信号OUT2与输出信号OUT1。输出信号OUT1和OUT2经过类似RS触发器的双端转单端模块将输入的信号再传输到图1所示的低侧信号输出电路。NMOS管MN1和MN2与PMOS管MP3和MP4组成的两级共栅结构用于耐压高侧电平与低侧电平，因此需要晶体管Q1和Q2对其栅源之间进行钳位以防止漏电流过大使MOS管击穿。相应的，虽然这种结构解决了高低侧电平之间的耐压的问题，但是在高压区高侧高电平VB至高侧低电平VS之间的电压较低时，会使得NMOS管MN3、MN4的栅压较低，MN3和MN4不能够正常工作，导致了整个电路不能正常的工作。为了克服图2、3存在的技术缺陷，本申请人提交的2018108431121和2018212144290在先申请如图4，采用在锁存结构中的NMOS管的栅极前连接电阻的方式，为NMOS管提供栅压，以此方式保证电路能够在较低的工作电压VB下工作。其高侧共源级开关传输结构与共源共栅耐压结构与图3所示并无本质区别，二极管D1和D2同样是起到钳位作用防止NMOS管的漏电流过大。在低侧的锁存结构中，电阻R1的一端连接NMOS管MN3的漏极，另一端连接NMOS管MN4的栅极；电阻R2的一端连接NMOS管MN4的漏极，另一端连接NMOS管MN3的栅极。从NMOS管MN3和MN4的漏极分别引出输出节点OUT2和OUT1。当有电流流经电阻R1和R2时，将在电阻的两端形成电压差，通过电阻分压提高了NMOS管MN3和MN4的栅极电压，从而保证即使工作电压VB较低，NMOS管MN3和MN4仍然能够正常的导通，整体下行电平移位电路功能不会出现异常。然而，图4电路结构存在着响应速度过慢的技术缺陷。众所周知，MOSFET器件的一个重要特性是在其端口之间存在着寄生电容，比如在漏端和栅端，存在着漏栅寄生电容，伴随着分压电阻R1和R2的引入，电路中NMOS管MN3的漏栅寄生电容和R1、NMOS管MN4的漏栅寄生电容和R2串联，都会形成RC迟滞，从而导致整体电路的输出端响应会产生一定的延时，电路的响应速度将会受到负面影响，当输入信号的速度较快时电路输出将产生失真，即下行电平移位电路不能够快速工作。
技术实现思路
为解决本申请人2018108431121和2018212144290存在的电路的响应速度过慢、下行电平移位电路不能够快速工作的缺点，本技术提供了一种低工作电压的快速下行电平移位电路，对2018108431121和2018212144290中包括高侧输入网络、共栅耐压电路和低侧锁存电路的下行电平移位电路中的低侧锁存电路进行了改进，以实现有效降低电平移位电路的延时，解决信号过于滞后的问题，使下行电平移位电路能够快速工作。为实现上述专利技术目的，本技术采用的技术方案是：一种低工作电压的快速下行电平移位电路，用于将高压区中的保护信号产生电路产生的较高电平的保护信号转换成低电平信号，传递给低压区中的低侧信号输出电路，包括依次连接的高侧输入网络、共栅耐压电路和低侧锁存电路，高侧输入网络输入较高电平的保护信号，经共栅耐压电路传递给低侧锁存电路，低侧锁存电路输出两路低电平信号经双端转单端电路输出给低压区中的低侧信号输出电路，以控制低侧信号输出电路的开关状态，从而改变低侧输出信号LO，其中：高侧输入网络包括PMOS管MP1、PMOS管MP2和反相器INV，PMOS管MP1的源极和PMOS管MP2的源极均连接高压区高侧高电平VB，反相器INV的输入信号IN为保护信号产生电路产生的保护信号，PMOS管MP1的栅极连接反相器INV的输入端即输入信号IN，反相器INV的输出端连接PMOS管MP2的栅极，PMOS管MP1的漏极和PMOS管MP2的漏极分别为高侧输入网络两条支路的输出端,连接至共栅耐压电路；共栅耐压电路包括PMOS管MP3和PMOS管MP4，NMOS管MN1和NMOS管MN2以及二极管D1和二极管D2；PMOS管MP3的源极连接高侧输入网络中PMOS管MP1的漏极，PMOS管MP4的源极连接高侧输入网络中PMOS管MP2的漏极，PMOS管MP3的栅极与PM本文档来自技高网...
【技术保护点】
1.一种低工作电压的快速下行电平移位电路，用于将高压区中的保护信号产生电路产生的较高电平的保护信号转换成低电平信号，传递给低压区中的低侧信号输出电路，包括依次连接的高侧输入网络、共栅耐压电路和低侧锁存电路，高侧输入网络输入较高电平的保护信号，经共栅耐压电路传递给低侧锁存电路，低侧锁存电路输出两路低电平信号经双端转单端电路输出给低压区中的低侧信号输出电路，以控制低侧信号输出电路的开关状态，从而改变低侧输出信号LO，其中：/n高侧输入网络包括PMOS管MP1、PMOS管MP2和反相器INV，PMOS管MP1的源极和PMOS管MP2的源极均连接高压区高侧高电平VB，反相器INV的输入信号IN为保护信号产生电路产生的保护信号，PMOS管MP1的栅极连接反相器INV的输入端即输入信号IN，反相器INV的输出端连接PMOS管MP2的栅极，PMOS管MP1的漏极和PMOS管MP2的漏极分别为高侧输入网络两条支路的输出端,连接至共栅耐压电路；/n共栅耐压电路包括PMOS管MP3和PMOS管MP4，NMOS管MN1和NMOS管MN2以及二极管D1和二极管D2；PMOS管MP3的源极连接高侧输入网络中PMOS管MP1的漏极，PMOS管MP4的源极连接高侧输入网络中PMOS管MP2的漏极，PMOS管MP3的栅极与PMOS管MP4的栅极互连并连接高压区高侧低电平VS，PMOS管MP3的漏极连接NMOS管MN1的漏极，PMOS管MP4的漏极连接NMOS管MN2的漏极，NMOS管MN1的栅极与NMOS管MN2的栅极互连并连接低压区低侧高电平VCC，NMOS管MN1的源极连接二极管D1的正极，NMOS管MN2的源极连接二极管D2的正极，二极管D1的负极与二极管D2的负极互连并连接NMOS管MN1的栅极与NMOS管MN2的栅极的互连端即低压区低侧高电平VCC，NMOS管MN1的源极和NMOS管MN2的源极分别为共栅耐压电路两条支路的输出端连接至共栅耐压电路；/n其特征在于：所述低侧锁存电路包括NMOS管MN3、MN4、MN5、MN6、MN7和MN8，PMOS管MP5和MP6，NMOS管MN5的漏极作为低侧锁存电路的一个输入端连接共栅耐压电路中NMOS管MN1的源极以及NMOS管MN5的栅极、NMOS管MN7的栅极、NMOS管MN4的栅极和PMOS管MP5的源极，NMOS管MN6的漏极作为低侧锁存电路的另一个输入端连接共栅耐压电路中NMOS管MN2的源极以及NMOS管MN6的栅极、NMOS管MN8的栅极、NMOS管MN3的栅极和PMOS管MP6的源极，NMOS管MN7的源极连接NMOS管MN3的漏极和PMOS管MP5的栅极并作为低侧锁存电路的一条支路的输出端，输出低电平信号OUT2，NMOS管MN8的源极连接NMOS管MN4的漏极和PMOS管MP6的栅极并作为低侧锁存电路的另一条支路的输出端，输出低电平信号OUT1，NMOS管MN3的源极、NMOS管MN4的源极以及PMOS管MP5的漏极和PMOS管MP6的漏极均连接低压区低侧低电平VSS。/n...
【技术特征摘要】
1.一种低工作电压的快速下行电平移位电路，用于将高压区中的保护信号产生电路产生的较高电平的保护信号转换成低电平信号，传递给低压区中的低侧信号输出电路，包括依次连接的高侧输入网络、共栅耐压电路和低侧锁存电路，高侧输入网络输入较高电平的保护信号，经共栅耐压电路传递给低侧锁存电路，低侧锁存电路输出两路低电平信号经双端转单端电路输出给低压区中的低侧信号输出电路，以控制低侧信号输出电路的开关状态，从而改变低侧输出信号LO，其中：
高侧输入网络包括PMOS管MP1、PMOS管MP2和反相器INV，PMOS管MP1的源极和PMOS管MP2的源极均连接高压区高侧高电平VB，反相器INV的输入信号IN为保护信号产生电路产生的保护信号，PMOS管MP1的栅极连接反相器INV的输入端即输入信号IN，反相器INV的输出端连接PMOS管MP2的栅极，PMOS管MP1的漏极和PMOS管MP2的漏极分别为高侧输入网络两条支路的输出端,连接至共栅耐压电路；
共栅耐压电路包括PMOS管MP3和PMOS管MP4，NMOS管MN1和NMOS管MN2以及二极管D1和二极管D2；PMOS管MP3的源极连接高侧输入网络中PMOS管MP1的漏极，PMOS管MP4的源极连接高侧输入网络中PMOS管MP2的漏极，PMOS管MP3的栅极与PMOS管MP4的栅极互连并连接高压区高侧低电平VS，PMOS管MP3的漏极连接NMOS管MN1的漏极，PMOS管MP4的漏极连接NMOS管MN2的漏极，NMOS管MN1的栅极与NMOS管MN2的栅极互连并连接低压区低侧高电平VCC，NMOS管MN1的源极连接二极管D1的正极，NMOS管MN2的源极连接二极管D2的正极，二极管D1的负极与二极管D2的负极互连并连接NMOS管MN1的栅极与NMOS管MN2的栅极的互连端即低压区低侧高电平VCC，NMOS管MN1的源极和NMOS管MN2的源极分别为共栅耐压电路两条支路的输出端连接至共栅耐压电路；
其特征在于：所述低侧锁存电路包括NMOS管MN3、MN4、MN5、MN6、MN7和MN8，PMOS管MP5和MP6，NMOS管MN5的漏极作为低侧锁存电路的一个输入端连接共栅耐压电路中NMOS管MN1的源极以及NMOS管MN5的栅极、NMOS管MN7的栅极、NMOS管MN4的栅极和PMOS管MP5的源极，NMOS管MN6的漏极作为低侧锁存电路的另一个输入端连接共栅耐压电路中NMOS管MN2的源极以及NMOS管MN6的栅极、NMOS管MN8的栅极、NMOS管MN3的栅极和PMOS管MP6的源极，NMOS管MN7的源极连接NMOS管MN3的漏极和PMOS管MP5的栅极并作为低侧锁存电路的一条支路的输出端，输出低电平信号OUT2，NMOS管MN8的源极连接NMOS管MN4的漏极和PMOS管MP6的栅极并作为低侧锁存电...
【专利技术属性】
技术研发人员：张允武，方子木，孟凡喆，李冬冬，吴彩虹，
申请(专利权)人：无锡安趋电子有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。