用于减少锗NMOS晶体管的源极/漏极扩散的掺杂绝缘体帽盖制造技术

公开了在制作期间减少诸如磷或砷的n型掺杂剂从锗n‑MOS器件的源极区和漏极区向相邻的绝缘体区中的扩散的集成电路晶体管结构。所述n‑MOS晶体管器件可以包括原子百分比至少75％的锗。在示例性实施例中，沉积与源极区和/或漏极区相邻的富含掺杂剂的绝缘体帽盖，以提供掺杂剂扩散减少。在一些实施例中，富含掺杂剂的绝缘体帽盖被掺杂有包括原子百分比处于1％和10％之间的浓度的磷的n型掺杂剂。在一些实施例中，富含掺杂剂的绝缘体帽盖可以具有处于10到100纳米的范围内的厚度以及处于10到200纳米的范围内的高度。

Doping insulator cap for reducing source / drain diffusion of germanium NMOS transistors

【技术实现步骤摘要】
【国外来华专利技术】用于减少锗NMOS晶体管的源极/漏极扩散的掺杂绝缘体帽盖
技术介绍
半导体器件是利用诸如硅(Si)、锗(Ge)和硅锗(SiGe)的半导体材料的电子特性的电子部件。场效应晶体管(FET)是包括三个端子(栅极、源极和漏极)的半导体器件。FET使用通过栅极施加的电场来控制沟道的导电性，载荷子(例如，电子或空穴)通过该沟道从源极流至漏极。在载荷子是电子的情况下，FET被称为n沟道器件，并且在载荷子是空穴的情况下，FET被称为p沟道器件。用于Si、Ge和SiGe的标准掺杂剂包括用作p型(受主)掺杂剂的硼(B)以及用作n型(施主)掺杂剂的磷(P)或砷(As)。一些FET具有被称为主体或衬底的第四端子，其可以用于对晶体管进行偏置。此外，金属氧化物半导体FET(MOSFET)包括处于栅极和沟道之间的栅极电介质。MOSFET还可以被称为金属绝缘体半导体FET(MISFET)或绝缘栅FET(IGFET)。互补MOS(CMOS)结构使用p沟道MOSFET(p-MOS)和n沟道MOSFET(n-MOS)的组合来实施逻辑门和其他数字电路。FinFET是围绕薄的半导体材料带(一般被称为鳍状物)构建的MOSFET晶体管。FinFET器件的导电沟道存在于鳍状物的与栅极电介质相邻的外部部分上。具体地，电流沿鳍状物的两个侧壁(垂直于衬底表面的侧面)或者在鳍状物的两个侧壁内流动以及沿鳍状物的顶部(平行于衬底表面的侧面)流动。由于具有这样的构造的导电沟道基本上沿鳍状物的三个不同的外部平面区存在，因而这样的FinFET设计有时被称为三栅极晶体管。其他类型的FinFET构造也是可用的，例如，所谓的双栅极FinFET，其中，导电沟道主要仅沿鳍状物的两个侧壁(而不沿鳍状物的顶部)存在。附图说明随着下本文的具体实施方式部分的继续，并且在参考附图时，所要求保护的主题的实施例的特征和优点将是显而易见的，在附图中，类似的附图标记表示类似的部分。图1A-图1B示出了根据本公开的一些实施例的形成包括至少一个富锗(Ge)n-MOS晶体管的集成电路(IC)的方法，所述晶体管采用一个或多个富含掺杂剂的绝缘体帽盖，其特别地有助于防止源极/漏极(S/D)掺杂剂扩散到相邻的绝缘体区中。图2A-图2Q示出了根据一些实施例的在执行图1A-图1B的方法时形成的示例性IC结构。图3A示出了根据一些实施例的沿图2P的平面A-A的示例性截面图。图3B示出了根据一些实施例的沿图2P的平面B-B的示例性截面图。图4示出了根据本公开的一些实施例的被实施为具有使用本文公开的技术形成的集成电路结构和/或晶体管器件的计算系统。通过结合本文描绘的附图阅读下本文的具体实施方式，所介绍的实施例的这些和其他特征将得到更好的理解。在附图中，可以通过类似的附图标记表示在各种附图中所示出的每一等同或基本等同的部件。为了清楚起见，并未在每个附图中对每一部件都做出标示。此外，应当认识到，附图未必是按比例绘制的，也并非意在使所描述的实施例局限于所示的特定构造。例如，尽管一些附图大致指示了直线、直角和平滑表面，但是考虑到制作工艺的现实世界局限性，所公开的技术的实际实施方式可以具有非理想的直线和直角，并且一些特征可以具有表面形貌或以其他方式是非平滑的。再者，附图中的特征中的一些特征可能包括带有图案和/或阴影的填充，提供所述填充只是为了帮助对不同特征进行视觉上的区分。简言之，提供附图只是为了示出示例性结构。尽管下文的具体实施方式部分将继续参考例示性实施例进行，但是根据本公开，所述实施例的很多替代方案、修改和变化将是显而易见的。具体实施方式公开了集成电路晶体管结构，该集成电路晶体管结构在具有富锗沟道(例如，75原子％或更高直至100原子％的锗浓度)的n-MOS器件的制作期间减少了n型掺杂剂(例如，磷或砷)从源极区和漏极区扩散到相邻的绝缘体区中。在示例性实施例中，该结构包括介入扩散玻璃帽盖或结构，该介入扩散玻璃帽盖或结构被沉积在n-MOS晶体管和与源极和漏极(S/D)区相邻的绝缘体区之间。扩散玻璃帽盖是绝缘体(例如，二氧化硅)，其掺杂有n型掺杂剂，从而有效地提供对掺杂剂从S/D区的扩散的减少。在一些实施例中，n型掺杂剂为磷(P)，其在形成栅极结构之后被注入到二氧化硅中，以创建扩散玻璃帽盖，使得栅极结构防止掺杂剂被注入到绝缘体帽盖的与处于栅极结构下的沟道区相邻的区域中。在一些实施例中，注入到绝缘体帽盖中的n型杂质的浓度处于1原子％到10原子％的范围内。在一些实施例中，富含掺杂剂的绝缘体帽盖可以具有处于10到100纳米的范围内的厚度以及处于10到200纳米的范围内的高度，下文将对此做出更详细的解释。根据本公开，很多配置和工艺流程将是显而易见的。一般概览由于难以在晶体管的源极/漏极区中保持相对较高的n型掺杂剂水平，因而富Ge的n-MOS晶体管的制作一般不好实施。这很大程度上归因于锗的物理特性，其中，诸如磷和砷的典型n型掺杂剂在与半导体制作工艺相关联的高温条件下极易从富Ge的源极/漏极区发生扩散。例如，富Ge的n-MOS器件易于遭受n型掺杂剂从S/D区向隔开相邻的晶体管并使相邻的晶体管绝缘的周围绝缘体区中的泄漏。在与半导体制作工艺相关联的高温条件下，该泄漏尤其成问题。所得到的晶体管器件可能因金属-半导体界面处的高能垒而表现出不良的S/D接触电阻，由于由掺杂剂扩散到Ge材料之外而导致的低掺杂剂水平的原因，不良的S/D接触电阻无法通过隧穿克服。这样的高S/D接触电阻可能引起显著的性能劣化。随着晶体管器件缩小以包括更小的临界尺寸(例如，使用亚30nm技术及更高代技术)，这些由掺杂剂扩散带来的问题将进一步恶化。因而，并且根据本公开的各种实施例，提供了用于形成富Ge的n-MOS晶体管的技术，所述晶体管包括一个或多个富含掺杂剂的绝缘体帽盖或帽盖结构，所述绝缘体帽盖或帽盖结构被配置为将源极/漏极鳍状物结构与相邻的绝缘体区隔开，如下文更详细描述。如基于本公开可以理解的，接近源极/漏极区的富含掺杂剂的绝缘体帽盖有助于抑制掺杂剂(例如，P或As)从S/D区向相邻的绝缘体区中的不期望出现的扩散。富含掺杂剂的绝缘体帽盖的掺杂剂n型杂质(例如，P)提供了改善的扩散电阻特性，因为其降低了S/D区与相邻的绝缘体区之间的掺杂剂梯度。一般而言，富含掺杂剂的绝缘体帽盖可以有效地充当掺杂剂反射体，其中，由于绝缘体帽盖中的相对较高的掺杂剂杂质浓度的原因，大约相同的量的掺杂剂朝相反方向(例如，从S/D区向绝缘体帽盖以及从绝缘体帽盖回到S/D区)扩散。例如，在一些实施例中，绝缘体帽盖可以具有S/D区的掺杂剂浓度的2到10倍的掺杂剂浓度。在一些实施例中，富含掺杂剂的绝缘体帽盖可以包括具有处于1原子％到10原子％之间的磷浓度的二氧化硅(SiO2)，尽管其他成分也是可能的。在一些实施例中，富含掺杂剂的绝缘体帽盖可以从相邻浅沟槽隔离(STI)区的顶表面垂直向上(例如，在Y轴方向上)延伸处于10到200纳米的范围内的距离。在一些实施例中，富含掺杂剂的绝缘体帽盖还可以围绕源极/漏极鳍状物结构水平地(例如，在X轴方向上)本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)，包括：/n包括原子百分比至少75％的锗的半导体主体；/n处于所述半导体主体上的栅极结构，所述栅极结构包括栅极电介质和栅电极；/n源极区和漏极区，所述源极区和所述漏极区都与所述栅极结构相邻，使得所述栅极结构处于所述源极区和所述漏极区之间，所述源极区和所述漏极区的至少其中之一包括n型杂质；以及/n处于所述源极区和所述漏极区的所述至少其中之一与未掺杂绝缘体区之间的富含掺杂剂的绝缘体帽盖区，所述富含掺杂剂的绝缘体帽盖区包括所述n型杂质，所述富含掺杂剂的绝缘体帽盖区与所述未掺杂绝缘体区是有区别的。/n

【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)，包括：
包括原子百分比至少75％的锗的半导体主体；
处于所述半导体主体上的栅极结构，所述栅极结构包括栅极电介质和栅电极；
源极区和漏极区，所述源极区和所述漏极区都与所述栅极结构相邻，使得所述栅极结构处于所述源极区和所述漏极区之间，所述源极区和所述漏极区的至少其中之一包括n型杂质；以及
处于所述源极区和所述漏极区的所述至少其中之一与未掺杂绝缘体区之间的富含掺杂剂的绝缘体帽盖区，所述富含掺杂剂的绝缘体帽盖区包括所述n型杂质，所述富含掺杂剂的绝缘体帽盖区与所述未掺杂绝缘体区是有区别的。


2.根据权利要求1所述的IC，其中，所述n型杂质为磷。


3.根据权利要求1所述的IC，其中，所述富含掺杂剂的绝缘体帽盖区中的所述n型杂质的浓度处于1原子％到10原子％的范围内。


4.根据权利要求1所述的IC，其中，所述富含掺杂剂的绝缘体帽盖区的厚度处于10纳米到100纳米的范围内，所述厚度是处于所述源极区和所述漏极区的所述至少其中之一的第一侧上的第一相邻未掺杂绝缘体与处于所述源极区和所述漏极区的所述至少其中之一的第二侧上的第二相邻未掺杂绝缘体之间的距离。


5.根据权利要求1所述的IC，其中，所述富含掺杂剂的绝缘体帽盖区的高度处于10纳米到200纳米的范围内，所述高度是垂直地从与所述源极区和所述漏极区的所述至少其中之一相邻的浅沟槽隔离(STI)区的表面延伸的距离。


6.根据权利要求1所述的IC，其中，所述富含掺杂剂的绝缘体帽盖区包括二氧化硅。


7.根据权利要求1所述的IC，其中，所述半导体主体还包括硅、铟、镓、砷、锑和氮的至少其中之一。


8.根据权利要求1所述的IC，其中，所述半导体主体的锗浓度为98原子百分比或更高。


9.根据权利要求1-8中的任何一项所述的IC，其中，所述半导体主体还包括原子百分比高达2％的锡。


10.根据权利要求1-8中的任何一项所述的IC，其中，除了所述n型杂质，所述源极区和所述漏极区在成分上与所述半导体主体是有区别的，所述源极区和所述漏极区包括硅和锗的至少其中之一。


11.根据权利要求1-8中的任何一项所述的IC，其中，除了所述n型杂质，所述源极区和所述漏极区在成分上不同于所述半导体主体，所述源极区和所述漏极区还包括硅、铟、镓、砷、锑和氮的至少其中之一。


12.根据权利要求1-8中的任何一项所述的IC，其中，所述源极区和所述漏极区还包括原子百分比高达2％的锡。


13.根据权利要求1-8中的任何一项所述的IC，其中，所述n型杂质为砷。


14.根据权利要求1-8中的任何一项所述...

【专利技术属性】
技术研发人员：G·A·格拉斯，A·S·默西，K·贾姆布纳坦，C·C·邦伯格，T·加尼，J·T·卡瓦列罗斯，B·舒金，S·H·宋，S·舒克赛，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US