半导体装置及其制造方法制造方法及图纸

具备：半导体基板(10)；半导体元件(18)，形成在半导体基板(10)的一面(10a)上；绝缘膜(20)，以将半导体元件(18)覆盖的状态形成在半导体基板(10)的一面(10a)上，形成有使半导体基板(10)的一面(10a)侧的区域露出的第1接触孔(21)以及使半导体元件(18)露出的第2接触孔(22)；第1电极(23)，经由第1接触孔(21)而与半导体基板(10)的一面(10a)侧的区域电连接；以及第2电极(24)，经由第2接触孔(22)而与半导体元件(18)电连接。并且，绝缘膜(20)的与半导体基板(10)的一面(10a)相反侧的一面(20a)被平坦化，并且使该一面(20a)与半导体基板的一面(10a)之间的间隔沿着半导体基板(10)的面方向相等。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法关联申请的相互参照本申请基于2017年8月21日提出申请的日本专利申请第2017－158816号及2017年8月21日提出申请的日本专利申请第2017－158817号，这里通过参照引用其记载内容。
本专利技术涉及在半导体基板上形成有二极管元件等半导体元件的半导体装置及其制造方法。
技术介绍
以往，提出了在半导体基板上形成有作为半导体元件的二极管元件即感温二极管元件的半导体装置(例如，参照专利文献1)。具体而言，在这样的半导体装置中，在半导体基板上形成有用来使电流向该半导体基板内流动的各种区域。另外，所述的各种区域，例如是具有P型区域、N型区域等的MOSFET(即，MetalOxideSemiconductorFieldEffectTransistor)元件等。并且，在半导体基板的一面上，隔着绝缘膜形成有感温二极管元件，并且形成有将感温二极管元件覆盖的绝缘膜。此外，在将感温二极管元件覆盖的绝缘膜中，形成有使形成在半导体基板的一面侧的区域露出的第1接触孔、以及使感温二极管元件露出的第2接触孔。进而，在将感温二极管元件覆盖的绝缘膜上，形成有经由第1接触孔而与形成在半导体基板的一面侧的区域电连接的第1电极、以及经由第2接触孔而与感温二极管元件电连接的第2电极。这样的半导体装置例如如以下这样制造。即，在半导体基板的一面上形成感温二极管元件之后，以将感温二极管元件覆盖的方式形成绝缘膜。另外，形成在半导体基板的一面侧的区域在形成感温二极管元件之前或形成之后适当形成。接着，在绝缘膜上配置光致抗蚀剂。接着，将光致抗蚀剂曝光、显影并布图，使绝缘膜中的形成第1接触孔的区域以及形成第2接触孔的区域从该光致抗蚀剂露出。然后，形成经由第1接触孔而与半导体基板的一面侧的区域电连接的第1电极、以及经由第2接触孔而与感温二极管元件电连接的第2电极，从而制造上述半导体装置。现有技术文献专利文献专利文献1：日本特开2008－235405号公报专利技术概要但是，在这样的半导体装置中，当以将感温二极管元件覆盖的方式形成了绝缘膜时，该绝缘膜的将感温二极管元件覆盖的部分成为隆起的状态。即，该绝缘膜中的与半导体基板的一面相反侧的一面不为平坦的面。因此，如果将光致抗蚀剂配置在该绝缘膜上，则由于该光致抗蚀剂沿着绝缘膜中的与半导体基板的一面相反侧的一面形成，所以将感温二极管元件覆盖的部分成为隆起的状态。于是，在对这样配置的光致抗蚀剂进行曝光的情况下，该光致抗蚀剂的曝光精度下降。即，例如，在使用正型的光致抗蚀剂的情况下，当将光致抗蚀剂曝光时，从光源经由光掩模，向光致抗蚀剂中的形成第1接触孔的区域上的部分以及形成第2接触孔的区域上的部分照射光。即，向光致抗蚀剂中的没有隆起的部分照射光，并向光致抗蚀剂中的隆起的部分照射光。因此，例如，如果将焦点对准光致抗蚀剂中的形成第1接触孔的区域上的部分，则焦点不对准光致抗蚀剂中的形成第2接触孔的区域上的部分。因而，对于形成第2接触孔的区域上的部分的曝光精度下降。同样，如果将焦点对准光致抗蚀剂中的形成第2接触孔的区域上的部分，则焦点不对准光致抗蚀剂中的形成第1接触孔的区域上的部分。因而，对于形成第1接触孔的区域上的部分的曝光精度下降。另外，这里以正型的光致抗蚀剂为例进行了说明，但负型的光致抗蚀剂也是同样的。并且，当这样光致抗蚀剂的曝光精度下降，则第1接触孔及第2接触孔的加工精度下降。此外，在上述半导体装置中，虽然隔着绝缘膜配置有二极管元件，但有可能因为在半导体基板侧发生的噪声等而二极管元件的特性变化或误动作。即，在上述半导体装置中，二极管元件的检测精度有可能下降。特别是，在具备栅极电极、通过使向栅极电极施加的栅极电压变化而对流到半导体基板内的电流进行控制的半导体装置中，向栅极电极施加的栅极电压的变化容易对二极管元件造成影响。因此，二极管元件的检测精度有可能下降。
技术实现思路
本专利技术的目的在于提供能够抑制第1接触孔及第2接触孔的加工精度下降的半导体装置及其制造方法。此外，本专利技术的目的在于提供能够抑制二极管元件的检测精度下降的半导体装置。根据本专利技术的一技术方案，半导体装置具备：半导体基板，具有一面；半导体元件，形成在半导体基板的一面上；绝缘膜，以将半导体元件覆盖的状态形成在半导体基板的一面上，形成有使半导体基板的一面侧的区域露出的第1接触孔以及使半导体元件露出的第2接触孔；第1电极，经由第1接触孔而与半导体基板的一面侧的区域电连接；以及第2电极，经由第2接触孔而与半导体元件电连接；绝缘膜的与半导体基板的一面相反侧的一面被平坦化，并且该一面与半导体基板的一面之间的间隔沿着半导体基板的面方向是相等的。由此，绝缘膜的一面被平坦化，所以当在绝缘膜上配置光致抗蚀剂时，光致抗蚀剂中的与绝缘膜相反侧的一面也成为被平坦化的状态。因此，能够抑制该光致抗蚀剂的曝光精度下降，能够抑制以光致抗蚀剂为掩模而形成第1接触孔及第2接触孔时的加工精度的下降。此外，根据本专利技术的另一技术方案，半导体装置具备：半导体基板，具有一面，形成有流过电流的半导体元件；以及二极管元件，形成在半导体基板的一面上；在半导体基板的一面上，形成有被维持为规定的电位的屏蔽布线部；二极管元件形成在屏蔽布线部上。由此，二极管元件形成在被维持为规定的电位的屏蔽布线部上。因此，抑制了因半导体基板侧的噪声等而二极管元件的检测精度下降的情况。此外，根据本专利技术的另一技术方案，在半导体装置的制造方法中，进行以下工序：准备具有一面的半导体基板；在半导体基板的一面上形成半导体元件；在半导体基板的一面上，形成将半导体元件覆盖的绝缘膜；在绝缘膜中，形成使半导体基板的一面侧的区域露出的第1接触孔，并且形成使半导体元件露出的第2接触孔；形成经由第1接触孔而与半导体基板的一面侧的区域电连接的第1电极；形成经由第2接触孔而与半导体元件电连接的第2电极；在形成第1接触孔及第2接触孔之前，在绝缘膜上配置光致抗蚀剂，将光致抗蚀剂曝光并显影从而将该光致抗蚀剂布图。并且，在形成第1接触孔及第2接触孔的工序中，以光致抗蚀剂为掩模，同时形成第1接触孔及第2接触孔；在配置光致抗蚀剂之前，将绝缘膜中的与半导体基板的一面相反侧的一面平坦化。由此，在配置光致抗蚀剂之前，使绝缘膜中的与半导体基板的一面相反侧的一面平坦化。因此，当配置光致抗蚀剂时，能够使光致抗蚀剂中的与绝缘膜相反侧的一面也成为平坦化的状态。因而，能够抑制光致抗蚀剂的曝光精度下降，能够抑制以光致抗蚀剂为掩模来形成第1接触孔及第2接触孔时的加工精度的下降。另外，对各构成要素等赋予的带括号的标号表示该构成要素等与在后述的实施方式中记载的具体的构成要素等的对应关系的一例。附图说明图1是第1实施方式的半导体装置的剖视图。图2A是表示图1所示的半导体装置的制造工序的剖视图。图2B是表示接着图2A的半导体装置的制造工序的剖视图。图2C是表示接着图2B的半导体装置的制造工序的剖视图。本文档来自技高网...

【技术保护点】
1.一种半导体装置，在半导体基板(10)上形成有半导体元件(18)，其特征在于，/n具备：/n上述半导体基板，具有一面(10a)；/n上述半导体元件，形成在上述半导体基板的一面上；/n绝缘膜(20)，以将上述半导体元件覆盖的状态形成在上述半导体基板的一面上，形成有使上述半导体基板的一面侧的区域露出的第1接触孔(21)以及使上述半导体元件露出的第2接触孔(22)；/n第1电极(23)，经由上述第1接触孔而与上述半导体基板的一面侧的区域电连接；以及/n第2电极(24)，经由上述第2接触孔而与上述半导体元件电连接；/n上述绝缘膜的与上述半导体基板的一面相反侧的一面(20a)被平坦化，并且该一面与上述半导体基板的一面之间的间隔沿着上述半导体基板的面方向是相等的。/n

【技术特征摘要】
【国外来华专利技术】20170821 JP 2017-158816;20170821 JP 2017-1588171.一种半导体装置，在半导体基板(10)上形成有半导体元件(18)，其特征在于，
具备：
上述半导体基板，具有一面(10a)；
上述半导体元件，形成在上述半导体基板的一面上；
绝缘膜(20)，以将上述半导体元件覆盖的状态形成在上述半导体基板的一面上，形成有使上述半导体基板的一面侧的区域露出的第1接触孔(21)以及使上述半导体元件露出的第2接触孔(22)；
第1电极(23)，经由上述第1接触孔而与上述半导体基板的一面侧的区域电连接；以及
第2电极(24)，经由上述第2接触孔而与上述半导体元件电连接；
上述绝缘膜的与上述半导体基板的一面相反侧的一面(20a)被平坦化，并且该一面与上述半导体基板的一面之间的间隔沿着上述半导体基板的面方向是相等的。


2.如权利要求1所述的半导体装置，其特征在于，
具有被维持为规定电位的屏蔽布线部(31)；
上述半导体元件形成在上述屏蔽布线部上。


3.如权利要求2所述的半导体装置，其特征在于，
具有单元区域(1)以及与上述单元区域不同的周边区域(2)；
上述单元区域具有：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，配置在上述漂移层上；
第1导电型层(13)，形成在上述基体层的表层部，与上述漂移层相比为高杂质浓度；
栅极绝缘膜(15)，将上述基体层中的位于上述第1导电型层与上述漂移层之间的部分的表面设为沟道区域的情况下，该栅极绝缘膜(15)形成在上述沟道区域上；以及
栅极电极(16)，形成在上述栅极绝缘膜上，被施加规定的栅极电压；
上述周边区域具有上述屏蔽布线部。


4.如权利要求1所述的半导体装置，其特征在于，
具有单元区域(1)以及与上述单元区域不同的周边区域(2)；
上述单元区域具有：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，配置在上述漂移层上；
第1导电型层(13)，形成在上述基体层的表层部，与上述漂移层相比为高杂质浓度；
栅极绝缘膜(15)，将上述基体层中的位于上述第1导电型层与上述漂移层之间的部分的表面设为沟道区域的情况下，该栅极绝缘膜(15)形成在上述沟道区域上；以及
栅极电极(16)，形成在上述栅极绝缘膜上，被施加规定的栅极电压；
在上述半导体基板的一面，从上述单元区域到上述周边区域而配置有一面绝缘膜(17)，该一面绝缘膜(17)的与上述半导体基板侧相反侧的一面被平坦化；
上述半导体元件形成在上述一面绝缘膜上；
上述一面绝缘膜，被做成使上述半导体元件的特性不因施加于上述栅极电极的上述栅极电压而变化的厚度，并且在上述单元区域及上述周边区域中被做成均匀的厚度。


5.如权利要求4所述的半导体装置，其特征在于，
在上述单元区域，形成有将上述第1导电型层及上述基体层贯通而到达上述漂移层的沟槽(14)；
在上述沟槽中，配置有上述栅极绝缘膜及...

【专利技术属性】
技术研发人员：小田洋平，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP