摄像装置制造方法及图纸

本公开的一方式的摄像装置具备：包含第1导电型的第1扩散区域以及所述第1导电型的第2扩散区域的半导体基板，与所述第1扩散区域相接、并包含半导体的第1插塞，与所述第2扩散区域相接、并包含半导体的第2插塞，以及与所述第1插塞电连接的光电转换部。在从与所述半导体基板垂直的方向观察时，所述第2插塞的面积大于所述第1插塞的面积。

【技术实现步骤摘要】
摄像装置
本公开涉及摄像装置。
技术介绍
在数字相机等中广泛使用CCD(电荷耦合器件：ChargeCoupledDevice)影像传感器以及CMOS(互补金属氧化物半导体：ComplementaryMetalOxideSemiconductor)影像传感器。这些影像传感器具有形成于半导体基板的光电二极管。另一方面，例如，如国际公布第2012/147302号所公开，提出了具有将具有光电转换层的光电转换部配置于半导体基板的上方的构造的摄像装置。具有这样的构造的摄像装置有时被称作层叠型的摄像装置。在层叠型的摄像装置中，通过光电转换产生的电荷向设置于半导体基板的电荷积蓄区域积蓄。与电荷积蓄区域中积蓄的电荷量对应的信号经由形成于半导体基板的CCD电路或者CMOS电路而读出。在具有设置于半导体基板的电荷积蓄区域的摄像装置中，由于从电荷积蓄区域流出或者流向电荷积蓄区域的漏电流即暗电流，得到的图像有可能发生劣化。
技术实现思路
本公开的一方式的摄像装置具备包含第1导电型的第1扩散区域以及所述第1导电型的第2扩散区域的半导体基板，与所述第1扩散区域相接、并包含半导体的第1插塞(plug)，与所述第2扩散区域相接、并包含半导体的第2插塞，以及与所述第1插塞电连接的光电转换部。在从与所述半导体基板垂直的方向观察时，所述第2插塞的面积大于所述第1插塞的面积。此外，概括性的或者具体的方式也可以通过元件、设备、模块、系统或者方法实现。此外，概括性的或者具体的方式也可以由元件、设备、模块、系统以及方法的任意组合实现。此外，公开的实施方式的追加效果以及优点根据说明书以及附图而清楚。效果以及/或者优点由说明书以及附图中公开的各种实施方式或者特征分别提供，不需要全部来获得效果以及/或者优点的一个以上。附图说明图1是表示实施方式1的摄像装置的构成的图。图2是表示实施方式1的摄像装置的电路结构的图。图3是构成实施方式1的摄像装置的像素内的布局的俯视图。图4是表示实施方式1的摄像装置的像素的设备构造的概略截面图。图5是将实施方式1的摄像装置的2个接触插塞的附近放大表示的截面图。图6是按焊盘的宽度表示实施方式1的摄像装置的接触插塞附近的电子以及空穴的浓度分布的图。图7是表示实施方式1的变形例1的摄像装置的像素内的布局的俯视图。图8是表示实施方式1的变形例2的摄像装置的像素内的布局的俯视图。图9是表示实施方式2的摄像装置的像素内的布局的俯视图。图10是表示实施方式2的摄像装置的像素的设备构造的概略截面图。附图标记说明10、10A、10B、10C像素12光电转换部12a像素电极12b光电转换层12c透明电极14信号检测电路16反馈电路22放大晶体管22e、24e、26e栅极电极24地址晶体管26复位晶体管32电源布线34地址信号线35垂直信号线36复位信号线39积蓄控制线40周边电路42负载电路44列信号处理电路46垂直扫描电路48水平信号读出电路49水平共用信号线50反相放大器53反馈线60半导体基板61支承基板61p、63p、65pp型半导体层62nn型半导体层64p型区域66pp型杂质区域67a第1区域67b第2区域67n第1扩散区域68an、68bn、68dn第2扩散区域68cn第3扩散区域69元件分离区域70、71、72、90a、90b、90c、90d绝缘层73、74侧壁80布线构造80a、80b、80c、80d布线层90层间绝缘层100摄像装置R1摄像区域R2周边区域cp1、cp1A、cp1B、cp2、cp3、cp4、cp5、cp6、cp7、cp8接触插塞(contactplug)cp1a、cp1Aa、cp3a触头(contact)cp1b、cp3b焊盘(pad)h1、h2、h3、h4、h5、h6、h7、h8、h9、h10、h11接触孔(contacthole)pa1、pa2、pa3、pa4、pa5、pa6、pa7、pb、pc、pd插塞(plug)。具体实施方式(本公开的概要)本公开的一方式的概要如以下所述。本公开的一方式的摄像装置具备包含第1导电型的第1扩散区域以及所述第1导电型的第2扩散区域的半导体基板，与所述第1扩散区域相接、并包含半导体的第1插塞，与所述第2扩散区域相接、并包含半导体的第2插塞，以及与所述第1插塞电连接的光电转换部。在从与所述半导体基板垂直的方向观察时，所述第2插塞的面积大于所述第1插塞的面积。在半导体基板的表面，容易有由结晶的缺陷引起的漏电流流动。沿半导体基板的表面扩大的空乏层越大，则该漏电流越容易流动。与此相对，根据本方式的摄像装置，由于与光电转换部电连接的第1插塞的面积变小，因此在半导体基板的表面中，受到第1插塞的电位的影响的范围变小。因此，能够抑制沿着半导体基板的表面的来自第1扩散区域的空乏层的扩大。由此，根据本方式的摄像装置，能够抑制漏电流即暗电流。此外，例如也可以是，本公开的一方式的摄像装置还具备位于所述半导体基板上的绝缘膜，所述第1插塞包含：与所述第1扩散区域相接，并贯通所述绝缘膜的第1触头；以及位于所述第1触头上，在从与所述半导体基板垂直的方向观察时的面积比所述第1触头大的第1焊盘，所述第2插塞包含：与所述第2扩散区域相接，并贯通所述绝缘膜的第2触头；以及位于所述第2触头上，在从与所述半导体基板垂直的方向观察时的面积比所述第2触头大的第2焊盘，在从与所述半导体基板垂直的方向观察时，所述第2焊盘的面积大于所述第1焊盘的面积。由此，与第1扩散区域连接的第1插塞的第1焊盘的面积变小，因此受到第1焊盘的电位的影响的范围变小。因此，能够抑制沿着半导体基板的表面的来自第1扩散区域的空乏层的扩大。因此，能够抑制从第1扩散区域流出的或者流向第1扩散区域的漏电流。此外，例如也可以是，本公开的一方式的摄像装置还具备：第1晶体管，将所述第1扩散区域作为源极以及漏极中的一方而包含，并包含第1栅极；以及第2晶体管，将所述第2扩散区域作为源极以及漏极中的一方而包含，并包含第2栅极，所述第2焊盘的与所述第2栅极的宽度方向平行的方向的长度比所述第1焊盘的与所述第1栅极的宽度方向平行的方向的长度长。由此，通过缩短宽度方向，能够容易地减小第1焊盘的面积。此外，例如，所述第2焊盘与所述第2栅极的距离也可以比所述第1焊盘与所述第1栅极的距离长。由此，由于第1焊盘与栅极电极的距离变短，因此能够抑制形成于栅极电极侧的空乏层的扩大。因此，能够抑制从第1扩散区本文档来自技高网...

【技术保护点】
1.一种摄像装置，具备：/n半导体基板，包含第1导电型的第1扩散区域以及所述第1导电型的第2扩散区域；/n第1插塞，与所述第1扩散区域相接，并包含半导体；/n第2插塞，与所述第2扩散区域相接，并包含半导体；以及/n光电转换部，与所述第1插塞电连接，/n在从与所述半导体基板垂直的方向观察时，所述第2插塞的面积大于所述第1插塞的面积。/n

【技术特征摘要】
20181015 JP 2018-1945711.一种摄像装置，具备：
半导体基板，包含第1导电型的第1扩散区域以及所述第1导电型的第2扩散区域；
第1插塞，与所述第1扩散区域相接，并包含半导体；
第2插塞，与所述第2扩散区域相接，并包含半导体；以及
光电转换部，与所述第1插塞电连接，
在从与所述半导体基板垂直的方向观察时，所述第2插塞的面积大于所述第1插塞的面积。


2.如权利要求1所述的摄像装置，
所述摄像装置还具备位于所述半导体基板上的绝缘膜，
所述第1插塞包含：
第1触头，与所述第1扩散区域相接，并贯通所述绝缘膜；以及
第1焊盘，位于所述第1触头上，在从与所述半导体基板垂直的方向观察时的面积比所述第1触头大，
所述第2插塞包含：
第2触头，与所述第2扩散区域相接，并贯通所述绝缘膜；以及
第2焊盘，位于所述第2触头上，在从与所述半导体基板垂直的方向观察时的面积比所述第2触头大，
在从与所述半导体基板垂直的方向观察时，所述第2焊盘的面积大于所述第1焊盘的面积。


3.如权利要求2所述的摄像装置，还具备：
第1晶体管，将所述第1扩散...

【专利技术属性】
技术研发人员：佐藤好弘，高见义则，境田良太，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP