针对锗NMOS晶体管的用以减少源极/漏极扩散的经掺杂的STI制造技术

公开了集成电路晶体管结构，其在制造期间降低诸如磷或砷之类的n型掺杂剂从锗n‑MOS器件的源极区域和漏极区域到相邻的浅沟槽隔离（STI）区域中的扩散。该n‑MOS晶体管器件可以包括按原子百分比至少75％的锗。在示例实施例中，该STI在STI的与源极和/或漏极区域相邻的区域中掺杂有n型杂质，以提供掺杂剂扩散降低。在一些实施例中，该STI区域掺杂有包括浓度按原子百分比在1%至10%之间的磷的n型杂质。在一些实施例中，经掺杂的STI区域的厚度可以范围在10至100纳米之间。

Doping STI for germanium NMOS transistors to reduce source / drain diffusion

【技术实现步骤摘要】
【国外来华专利技术】针对锗NMOS晶体管的用以减少源极/漏极扩散的经掺杂的STI
技术介绍
半导体器件是利用半导体材料的电子属性的电子组件，所述半导体材料诸如硅（Si）、锗（Ge）和硅锗（SiGe）。场效应晶体管（FET）是一种半导体器件，其包括三个端子：栅极、源极和漏极。FET使用由栅极施加的电场来控制沟道的电导率，载荷子（例如，电子或空穴）通过所述沟道从源极流到漏极。在载荷子是电子的情况下，FET称为n沟道器件，并且在载荷子是空穴的情况下，FET称为p沟道器件。用于Si、Ge和SiGe的标准掺杂剂包括用于p型（受体）掺杂剂的硼（B）和用于n型（供体）掺杂剂的磷（P）或砷（As）。一些FET具有称为主体或衬底的第四端子，其可以用于偏置（bias）晶体管。另外，金属氧化物半导体FET（MOSFET）在栅极与沟道之间包括栅极电介质。MOSFET也可以称为金属绝缘体半导体FET（MISFETS）或绝缘栅极FET（IGFET）。互补MOS（CMOS）结构使用p沟道MOSFET（p-MOS）和n沟道MOSFET（n-MOS）的组合来实现逻辑门和其他数字电路。FinFET是围绕薄的半导体材料条带（通常称为鳍）构建的MOSFET晶体管。FinFET器件的传导沟道驻留在与栅极电介质相邻的鳍的外部部分上。具体地，电流沿着鳍的两个侧壁（垂直于衬底表面的侧）/在鳍的两个侧壁内、以及沿着鳍的顶部（平行于衬底表面的侧）流动。由于具有这样构造的传导沟道基本上沿着鳍的三个不同的外部平面区域驻留，因此这样的FinFET设计有时称为三栅极晶体管。也可获得其他类型的FinFET构造，诸如所谓的双栅极FinFET，其中传导沟道主要仅沿着鳍的两个侧壁（而不沿着鳍的顶部）驻留。附图说明随着以下详细描述的进行并参考附图，所要求保护的主题的实施例的特征和优点将变得显而易见，其中，相似的标号描绘相似的部分。图1A至1B图示了根据本公开的一些实施例的形成集成电路（IC）的方法，该方法包括采用经掺杂的浅沟槽隔离（STI）区域的至少一个富锗（Ge）n-MOS晶体管，特别是以帮助防止源极/漏极（S/D）掺杂剂扩散到周围的STI材料中。图2A至2N图示了根据一些实施例的在执行图1A至1B的方法时形成的示例IC结构。图3A图示了根据一些实施例的沿着图2M中的平面A-A的示例横截面视图。图3B图示了根据一些实施例的沿着图2M中的平面A-A和B-B的示例横截面视图。图4图示了根据本公开的一些实施例的被实现有使用本文公开的技术形成的集成电路结构和/或晶体管器件的计算系统。将通过结合本文描述的各图来阅读以下详细描述而更好地理解本实施例的这些和其他特征。在附图中，在各种图中图示的每个完全相同或几乎相同的组件可以由相似的标号来表示。为了清楚起见，可能并未在每张图中都标注出每个组件。此外，如将领会到的，各图不一定是按比例绘制的，也不意图将所描述的实施例限于所示出的特定构造。例如，虽然一些图大致指示了直线、直角和平滑表面，但是鉴于制造工艺的真实世界限制，所公开的技术的实际实施方式可能具有不那么完美的直线和直角，并且一些特征可能具有表面形貌或以其他方式而是不平滑的。仍进一步地，附图中的一些特征可以包括具有图案和/或阴影的填充，其仅被提供以帮助在视觉上区分不同特征。简而言之，提供各图仅仅是为了示出示例结构。尽管以下的具体实施方式将在参考例证性实施例的情况下进行，但是根据本公开，其许多替换、修改和变化将是显而易见的。具体实施方式公开了集成电路晶体管结构，其降低了在具有富锗沟道（例如，75原子百分比或更高、最高达100原子百分比的锗浓度）的n-MOS器件的制造期间n型掺杂剂（诸如磷或砷）从源极和漏极区域到相邻的浅沟槽隔离（STI）区域中的扩散。在示例实施例中，该结构包括与源极和漏极（S/D）区域相邻的STI区域，所述STI区域掺杂有n型杂质，以有效地提供来自S/D区域的掺杂剂扩散的降低。在一些实施例中，n型杂质是磷（P），其是在形成栅极结构之后被注入到靠近源极/漏极区域的STI中的，使得栅极结构防止掺杂剂注入到STI的邻近栅极结构下方的沟道区域的区域中。在一些实施例中，注入到STI材料中的n型杂质的浓度在1至10原子百分比的范围内。在一些实施例中，STI区域的n掺杂部分到源极/漏极区域的任一侧的厚度在10纳米至100纳米的范围内。根据本公开，许多构造和工艺流程将是显而易见的。总体概览由于在晶体管的源极/漏极区域中维持相对较高水平的n型掺杂剂的难度，富Gen-MOS晶体管的制造通常缺乏实用性。这主要归因于Ge的物理属性，其中，典型的n型掺杂剂（诸如磷和砷）在与半导体制造工艺相关联的高温条件下容易从富Ge的源极/漏极区域中扩散出去。例如，富Gen-MOS器件易于使n型掺杂剂从S/D区域溢出到隔离沟槽材料中，所述隔离沟槽材料使相邻的晶体管分离并绝缘。在与半导体制造工艺相关联的高温条件下，这种溢出特别成问题。由于在金属-半导体界面处的高能势垒，所得到的晶体管器件可能表现出很差的S/D接触电阻，而由于掺杂剂从Ge材料中扩散出去而导致的低掺杂剂水平，该很差的S/D接触电阻不能通过隧穿来克服。这样的高S/D接触电阻能够导致显著的性能降级。随着晶体管器件缩小以包括较小的临界尺寸（例如，使用低于30nm的技术以及更新的技术），由于掺杂剂扩散而导致的这些问题进一步加剧。因此，并且根据本公开的许多实施例，提供了用于形成富Gen-MOS晶体管的技术，所述富Gen-MOS晶体管包括与源极和漏极（S/D）区域相邻的STI区域，所述STI区域掺杂有n型杂质，以有效地提供来自S/D区域的掺杂剂扩散的降低，如将在后文更详细地描述的那样。如基于本公开可以理解的，靠近源极/漏极区域的经掺杂的STI区域有助于抑制掺杂剂（例如，P或As）从S/D区域到相邻的STI区域中的不期望的扩散。STI掺杂剂n型杂质（例如P）提供了改善的抗扩散属性，这是因为它降低了S/D区域和STI之间的掺杂剂梯度。一般而言，经掺杂的STI区域可以有效地充当掺杂剂反射器，其中，大约相同数量的掺杂剂由于经掺杂的STI区域中的相对高浓度的掺杂剂杂质而沿相反的方向扩散（例如，从S/D区域到经掺杂的STI区域，以及从经掺杂的STI区域回到S/D区域）。例如，在一些实施例中，经掺杂的STI区域可以具有2至10倍的S/D区域的掺杂剂浓度。在一些实施例中，在靠近源极/漏极区域的STI材料中注入的n型杂质的浓度在1至10原子百分比的范围内。在一些实施例中，STI区域的n掺杂部分到源极/漏极区域的任一侧的厚度在10纳米至100纳米的范围内。注意，如本文中使用的，“富Ge（的）”包括按原子百分比包括超过50％的Ge的含Ge主体，其中，Ge或Si1-xGex（x>0.5）可以掺杂有任何合适的（一种或多种）材料和/或与其他IV族元素（例如，按原子百分比最高达2％的碳和/或锡）形成合金。例如，在一些实施例中，富Ge材料可以是n型掺杂的，诸如Ge:As、Ge:P、SiGe:P（具有按原子百分比超过50％的Ge）或S本文档来自技高网...

【技术保护点】
1.一种集成电路（IC），其包括：/n半导体主体，其包括按原子百分比至少75％的锗；/n在所述半导体主体上的栅极结构，所述栅极结构包括栅极电介质和栅电极；/n源极区域和漏极区域，其均与所述栅极结构相邻，使得所述栅极结构处于所述源极和漏极区域之间，所述源极区域和所述漏极区域中的至少一个包括n型杂质；以及/n浅沟槽隔离（STI）区域，其邻近所述源极区域和所述漏极区域中的所述至少一个，所述STI区域包括所述n型杂质。/n

【技术特征摘要】
【国外来华专利技术】1.一种集成电路（IC），其包括：
半导体主体，其包括按原子百分比至少75％的锗；
在所述半导体主体上的栅极结构，所述栅极结构包括栅极电介质和栅电极；
源极区域和漏极区域，其均与所述栅极结构相邻，使得所述栅极结构处于所述源极和漏极区域之间，所述源极区域和所述漏极区域中的至少一个包括n型杂质；以及
浅沟槽隔离（STI）区域，其邻近所述源极区域和所述漏极区域中的所述至少一个，所述STI区域包括所述n型杂质。


2.根据权利要求1所述的IC，其中，所述n型杂质是磷。


3.根据权利要求1所述的IC，其中，在所述STI区域中的所述n型杂质的浓度在1至10原子百分比的范围内。


4.根据权利要求1所述的IC，还包括所述STI区域的延伸，所述STI区域的所述延伸邻近所述半导体主体的在所述栅极结构下方的区域，所述STI区域的所述延伸不包括所述n型杂质。


5.根据权利要求1所述的IC，其中，所述STI区域的厚度在10纳米至100纳米的范围内，所述厚度是所述源极区域和所述漏极区域中的所述至少一个与第二STI区域之间的距离，所述第二STI区域与相邻的第二半导体主体相关联。


6.根据权利要求1所述的IC，其中，所述半导体主体还包括硅、铟、镓、砷、锑和氮中的至少一种。


7.根据权利要求1所述的IC，其中，所述半导体主体的锗浓度为98原子百分比或更高。


8.根据权利要求1所述的IC，其中，所述半导体主体还包括按原子百分比最高达2％的锡。


9.根据权利要求1至8中的任一项所述的IC，其中，除了所述n型杂质之外，所述源极区域和漏极区域在组成上与所述半导体主体不同，所述源极区域和漏极区域包括硅和锗中的至少一种。


10.根据权利要求1至8中的任一项所述的IC，其中，除了所述n型杂质之外，所述源极区域和漏极区域在组成上与所述半导体主体不同，所述源极区域和漏极区域还包括硅、铟、镓、砷、锑和氮中的至少一种。


11.根据权利要求1至8中的任一项所述的IC，其中，所述源极区域和漏极区域还包括按原子百分比最高达2％的锡。


12.根据权利要求1至8中的任一项所述的IC，其中，所述n型杂质是砷。


13.根据权利要求1至8中的任一项所述的IC，其中，被包括在邻近所述源极区域和所述漏极区域中的所述至少一个的所述STI区域中的n型杂质包括提供抗扩散属...

【专利技术属性】
技术研发人员：GA格拉斯，AS墨菲，K贾姆布纳桑，CC邦伯格，T贾尼，JT卡瓦利罗斯，B楚孔，成承训，S舒克西，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US