一种基于SD卡的数据缓存装置、方法及机载存储系统制造方法及图纸

本发明专利技术公开了一种基于SD卡的数据缓存装置、方法及机载存储系统，数据缓存装置，包括：SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；数据缓存分析与决策模块；数据接收模块，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；外部缓存控制模块，用于将SD卡响应时间内的数据缓存入外部存储器，在SD卡允许数据写入时间内将缓存数据读出并发送至数据写入模块；处理器内部缓存模块，用于将SD卡响应时间内的数据缓存入内部存储器，在SD卡允许数据写入时间内将缓存数据读出并发送至数据写入模块；数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。本方案达到了保障SD卡响应时间内的数据不出现任何丢失，同时尽量减小缓存带来的功耗的双重目的，适应各种型号的SD卡和各种存储速率的应用场景。

A data buffer device, method and on-board storage system based on SD card

【技术实现步骤摘要】
一种基于SD卡的数据缓存装置、方法及机载存储系统
本专利技术涉及数据存储
，特别涉及一种基于SD卡的数据缓存装置、方法及机载存储系统。
技术介绍
SD卡作为一种基于NANDFLASH的通用存储产品，具有数据存储速度快、工作稳定、存储密度高的特点，适用于无人机平台震动强、数据率高的工作场景。机载数据存储系统由于平台载荷小的限制，常采用微型处理器芯片主控SD卡的方法，这种存储系统一般存储容量大、速度快，同时尺寸较小。由于SD卡存储介质内部工作机制，在数据写入至SD卡内时常出现不可预计的响应时间问题，这对数据完整性带来威胁。在专利号为201721205518.4的文件中，描述的是FPGA主控SD卡的一种数据存储系统，它利用FPGA内的FIFO作为写入SD卡的数据缓存器。FPGA内的FIFO缓存方法主要用于解决数据接收速率和SD数据写入速率不匹配的问题，对响应时间的数据如何缓存，未专门给出解决方案。利用主控处理器内部存储空间的缓存方式仅适用于低速情况。因为在中高速数据存储情况下，需要缓存的数据量大，一般会远超过主控处理器内部存储容量。除了专利号为201721205518.4的文件采用的方式以外，目前常采用的方式还有电脑内存缓存方法。这种方式中电脑体积重量功耗较大，因此电脑内存缓存方法仅适用于地面工作，不满足机载存储系统载荷小的要求。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出一种基于SD卡的数据缓存装置、方法及机载存储系统，用于缓存SD卡响应时间内的生成数据，满足高中低各种存储速率需求，同时尽可能减少系统功耗。根据本专利技术第一方面实施例的一种基于SD卡的数据缓存装置，包括：SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；数据缓存分析与决策模块，分别与数据接收模块、所述SD卡响应时间测试模块连接，用于根据数据接收模块的数据率计算存储率，结合SD卡响应时间及规律，输出控制数据接收模块发送数据的指令；数据接收模块，分别与外部缓存控制模块、处理器内部缓存模块连接，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；外部缓存控制模块，分别与外部存储器、数据写入模块连接，用于在SD卡响应时间内将数据存入外部存储器、以及在SD卡允许写入的时间里将数据发送至数据写入模块；处理器内部缓存模块，分别与处理器内部存储器、数据写入模块连接，用于在SD卡响应时间内将数据存入处理器内部存储器、以及在SD卡允许写入的时间里将数据发送至数据写入模块；数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。根据本专利技术第一方面实施例的一种基于SD卡的数据缓存装置，至少具有如下有益效果：由于SD卡数据写入时存在响应时间的问题，为了保障数据完整性，存储系统必须使用数据缓存器缓存响应时间内的数据。仅采用处理器内部缓存的方法，只适合低速数据存储场景；而仅采用外部存储方法，虽适应各种存储速率应用，但处理器需要对外部器件进行读写操作，功耗较高。本方案的方法克服了两种方法的缺点，在低速存储应用中采用内部缓存的方法，功耗低；在中高速数据存储中采用外部缓存的方法，保障数据也不会出现丢失。因此本方案达到了保障SD卡响应时间内的数据不出现任何丢失，同时尽量减小缓存带来的功耗的双重目的，适应各种型号的SD卡和各种存储速率的应用场景。根据本专利技术第一方面的一些实施例，所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器容量，采用处理器内部存储器，否则采用外部存储器。根据本专利技术第一方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。根据本专利技术第二方面实施例的一种基于SD卡的数据缓存方法，包括以下步骤：在数据存储开始前，测试出SD卡响应时间长短及变化规律；根据数据接收模块的数据率计算存储率，并结合所述SD卡响应时间及规律，确定内部存储或外部存储；数据接收模块接收外部机载设备传入的数据，并根据上一步确定的存储方案将SD卡响应时间内的数据缓存；在SD卡允许写入的时间将缓存的数据读出并写入SD卡。根据本专利技术第二方面的一些实施例，所述存储方案的确定规则为：通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器。根据本专利技术第二方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。根据本专利技术第三方面实施例的一种基于SD卡的机载存储系统，包括：微处理器和分别与所述微处理器连接的SD卡、外部存储器，所述微处理器设置有权利要求1所述的数据缓存装置。根据本专利技术第三方面的一些实施例，所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器缓存。根据本专利技术第三方面的一些实施例，所述微处理器为单片机、FPGA或DSP。根据本专利技术第三方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1为本专利技术第一方面实施例的原理框图；图2为本专利技术第二方面实施例的方法流程图；图3为本专利技术第三实施例的原理框图。附图标记：微处理器100、SD卡200、外部存储器300、SD卡响应时间测试模块110、数据缓存分析与决策模块120、数据接收模块130、外部缓存控制模块140、处理器内部缓存模块150、数据写入模块160。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。本专利技术的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本专利技术中的具体含义。参考图1，为本技术方案第一方面实施例的一种基于SD卡的数据缓存装置，包括：SD卡200响应时间测试模块110，用于测试出SD卡200响应时间长短及变化规律；数据缓存分析与决策模块120，分别与数据接收模块130、SD卡200响应时间测试模块110连接，用于根据数据接收模块130的数据率计算存储速率，结合SD卡200响应时间及规律，输出控制数据接收模块130发送的指令；数据缓存分析与决策模块120实时判断所需缓存空间大小，以数据不丢失和功耗最低为标准做出决策采用何种缓存方案。内部缓存法功耗小但由于空间有限，一般只适用于低速的数据存本文档来自技高网...

【技术保护点】
1.一种基于SD卡的数据缓存装置，其特征在于，包括：/nSD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；/n数据缓存分析与决策模块，分别与数据接收模块、所述SD卡响应时间测试模块连接，用于根据数据接收模块的数据率计算存储速率，结合SD卡响应时间及规律，输出控制数据接收模块发送数据的指令；/n数据接收模块，分别与外部缓存控制模块、处理器内部缓存模块连接，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；/n外部缓存控制模块，分别与外部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入外部存储器、以及在SD卡允许数据写入的时间里将缓存数据读出并发送至数据写入模块；/n处理器内部缓存模块，分别与处理器内部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入处理器内部存储器、以及在SD卡允许写入的时间里将缓存数据读出并发送至数据写入模块；/n数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。/n

【技术特征摘要】
1.一种基于SD卡的数据缓存装置，其特征在于，包括：
SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；
数据缓存分析与决策模块，分别与数据接收模块、所述SD卡响应时间测试模块连接，用于根据数据接收模块的数据率计算存储速率，结合SD卡响应时间及规律，输出控制数据接收模块发送数据的指令；
数据接收模块，分别与外部缓存控制模块、处理器内部缓存模块连接，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；
外部缓存控制模块，分别与外部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入外部存储器、以及在SD卡允许数据写入的时间里将缓存数据读出并发送至数据写入模块；
处理器内部缓存模块，分别与处理器内部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入处理器内部存储器、以及在SD卡允许写入的时间里将缓存数据读出并发送至数据写入模块；
数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。


2.根据权利要求1所述的数据缓存装置，其特征在于，所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器。


3.根据权利要求1所述的数据缓存装置，其特征在于，所述外部存储器为DDR3、FIFO或者RAM。


4.一种基于SD卡的数据缓存方法，其特征在于，包括...

【专利技术属性】
技术研发人员：田海山，
申请(专利权)人：湖南博匠信息科技有限公司，
类型：发明
国别省市：湖南;43