一种新型SGT-MOSFET器件栅结构制造技术

一种新型SGT‑MOSFET器件栅结构，屏蔽栅左右两侧各有个控制栅，因此器件在正向阻断时，屏蔽栅外围的绝缘介质辅助耗尽半导体漂移区，提高了半导体漂移区浓度，有利于降低比导通电阻，器件正向导通时，半导体漂移区产生电子积累层，屏蔽栅外围的绝缘介质增强积累效应，进一步降低了比导通电阻，器件在开关过程中，控制栅与屏蔽栅之间的绝缘介质进行耦合，加入了栅漏电容，同时分立的两个控制栅减小了横向交叠面积，进一步降低了栅源电容和总栅电荷，使得器件具有更低的比导通电阻和栅漏电荷，降低了驱动损耗和开关损耗。

A new gate structure of sgt-mosfet

【技术实现步骤摘要】
一种新型SGT-MOSFET器件栅结构
本专利技术涉及半导体
，具体涉及一种新型SGT-MOSFET器件栅结构。
技术介绍
SGT-MOSFET是一种新型的功率半导体器件，具有传统深沟槽MOSFET的低导通损耗的优点，同时具有更加低的开关损耗。SGT-MOSFET作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。SGT-MOSFET是一种深沟槽纵向结构的MOSFET，采用了一种独立的处于漏端与栅端之间的场板，屏蔽栅接源极电位，与漏极之间形成的源漏寄生电容不会明显增加器件的开关时间。SGT-MOSFET功率器件具有较小的栅漏寄生电容，开关损耗低，开关速度更快，具有更好的器件性能。传统SGT-MOSFET的沟槽结构由两个多晶硅部分组成:上半部分是控制栅，下半部分是屏蔽栅，屏蔽栅位于控制栅下方，如图1所示。器件导通时漏极电流沿着沟槽的纵向侧壁,在体区表面形成反型层沟道。当源极加正偏压时,电子沿反型层沟道,从源区传输到漏区。电子从源区通过沟道后，进入槽栅底部的漂移区，然后电流在整个元胞横截面宽度内展开。
技术实现思路
本专利技术为了克服以上技术的不足，提供了一种降低栅漏电容、改善沟槽栅器件性能的新型SGT-MOSFET器件栅结构。本专利技术克服其技术问题所采用的技术方案是：一种新型SGT-MOSFET器件栅结构，包括自下而上依次生长有衬底、半导体漂移区、P型区或N型区以及半导体源区，还包括：>栅结构，其从半导体源区的中间部位向下贯穿P型区或N型区后延伸至半导体漂移区中；栅结构由位于中间部位的屏蔽栅及分别位于屏蔽栅左右两侧的两个控制栅构成，所述屏蔽栅中具有沿纵向设置的屏蔽栅导电材料，所述控制栅中具有沿纵向设置的控制栅导电材料，屏蔽栅以及像个控制栅的外围设置有与半导体源区、P型区或N型区及半导体漂移区相接触的绝缘介质；漏电极，设置于衬底的下方；源电极，设置于半导体有源区的上方；栅电极，设置于控制栅导电材料的上方；以及屏蔽栅电极，设置于屏蔽栅导电材料的上方。进一步，衬底为N型重掺杂半导体衬底，半导体漂移区为N型半导体漂移区，半导体漂移区上方为P型区，半导体源区为N型重掺杂半导体源区。进一步，衬底为P型重掺杂半导体衬底，半导体漂移区为P型半导体漂移区，半导体漂移区上方为N型区，半导体源区为P型重掺杂半导体源区。本专利技术的有益效果是：将传统SGT-MOSFET器件栅结构中的屏蔽栅上方的控制栅一分为二，使屏蔽栅左右两侧各有个控制栅，因此器件在正向阻断时，屏蔽栅外围的绝缘介质辅助耗尽半导体漂移区，提高了半导体漂移区浓度，有利于降低比导通电阻，器件正向导通时，半导体漂移区产生电子积累层，屏蔽栅外围的绝缘介质增强积累效应，进一步降低了比导通电阻，器件在开关过程中，控制栅与屏蔽栅之间的绝缘介质进行耦合，加入了栅漏电容，同时分立的两个控制栅减小了横向交叠面积，进一步降低了栅源电容和总栅电荷，使得器件具有更低的比导通电阻和栅漏电荷，降低了驱动损耗和开关损耗。优选的，上述衬底1为N型重掺杂半导体衬底。附图说明图1为传统的SGT-MOSFET器件的栅结构图；图2为本专利技术实施例1的结构示意图；图3为本专利技术实施例2的结构示意图；图中，1.衬底2.半导体漂移区3.P型区4.半导体源区5.栅结构6.控制栅7.屏蔽栅8.绝缘介质9.控制栅导电材料10.屏蔽栅导电材料11.漏电极12.源电极13.栅电极14.屏蔽栅电极。具体实施方式下面结合附图1、附图2对本专利技术做进一步说明。一种新型SGT-MOSFET器件栅结构，包括自下而上依次生长有衬底1、半导体漂移区2、P型区3或N型区以及半导体源区4，还包括：栅结构5，其从半导体源区4的中间部位向下贯穿P型区3或N型区后延伸至半导体漂移区2中；栅结构5由位于中间部位的屏蔽栅7及分别位于屏蔽栅7左右两侧的两个控制栅6构成，屏蔽栅7中具有沿纵向设置的屏蔽栅导电材料10，控制栅6中具有沿纵向设置的控制栅导电材料9，屏蔽栅7以及像个控制栅6的外围设置有与半导体源区4、P型区3或N型区及半导体漂移区2相接触的绝缘介质8；漏电极11，设置于衬底1的下方；源电极12，设置于半导体有源区4的上方；栅电极13，设置于控制栅导电材料9的上方；以及屏蔽栅电极14，设置于屏蔽栅导电材料10的上方。相对于附图1所示的传统的分裂栅结构，通过将传统SGT-MOSFET器件栅结构中的屏蔽栅上方的控制栅一分为二，使屏蔽栅7左右两侧各有1个控制栅6，因此器件在正向阻断时，屏蔽栅7外围的绝缘介质8辅助耗尽半导体漂移区2，提高了半导体漂移区2浓度，有利于降低比导通电阻，器件正向导通时，半导体漂移区2产生电子积累层，屏蔽栅7外围的绝缘介质8增强积累效应，进一步降低了比导通电阻，器件在开关过程中，控制栅6与屏蔽栅7之间的绝缘介质8进行耦合，加入了栅漏电容，同时分立的两个控制栅6减小了横向交叠面积，进一步降低了栅源电容和总栅电荷，使得器件具有更低的比导通电阻和栅漏电荷，降低了驱动损耗和开关损耗。实施例1：如附图2所示，衬底1为N型重掺杂半导体衬底，半导体漂移区为N型半导体漂移区，半导体漂移区2上方为P型区3，半导体源区4为N型重掺杂半导体源区4。其为N型SGT-MOSFET器件。实施例2：如附图3所示，衬底1为P型重掺杂半导体衬底，半导体漂移区2为P型半导体漂移区，半导体漂移区2上方为N型区，半导体源区4为P型重掺杂半导体源区4。其为P型SGT-MOSFET器件。本文档来自技高网...

【技术保护点】
1.一种新型SGT-MOSFET器件栅结构，包括自下而上依次生长有衬底（1）、半导体漂移区（2）、P型区（3）或N型区以及半导体源区（4），其特征在于，还包括：/n栅结构（5），其从半导体源区（4）的中间部位向下贯穿P型区（3）或N型区后延伸至半导体漂移区（2）中；/n栅结构（5）由位于中间部位的屏蔽栅（7）及分别位于屏蔽栅（7）左右两侧的两个控制栅（6）构成，所述屏蔽栅（7）中具有沿纵向设置的屏蔽栅导电材料（10），所述控制栅（6）中具有沿纵向设置的控制栅导电材料（9），屏蔽栅（7）以及像个控制栅（6）的外围设置有与半导体源区（4）、P型区（3）或N型区及半导体漂移区（2）相接触的绝缘介质（8）；/n漏电极（11），设置于衬底（1）的下方；/n源电极（12），设置于半导体有源区（4）的上方；/n栅电极（13），设置于控制栅导电材料（9）的上方；以及/n屏蔽栅电极（14），设置于屏蔽栅导电材料（10）的上方。/n

【技术特征摘要】
1.一种新型SGT-MOSFET器件栅结构，包括自下而上依次生长有衬底（1）、半导体漂移区（2）、P型区（3）或N型区以及半导体源区（4），其特征在于，还包括：
栅结构（5），其从半导体源区（4）的中间部位向下贯穿P型区（3）或N型区后延伸至半导体漂移区（2）中；
栅结构（5）由位于中间部位的屏蔽栅（7）及分别位于屏蔽栅（7）左右两侧的两个控制栅（6）构成，所述屏蔽栅（7）中具有沿纵向设置的屏蔽栅导电材料（10），所述控制栅（6）中具有沿纵向设置的控制栅导电材料（9），屏蔽栅（7）以及像个控制栅（6）的外围设置有与半导体源区（4）、P型区（3）或N型区及半导体漂移区（2）相接触的绝缘介质（8）；
漏电极（11），设置于衬底（1）的下方；
源电...

【专利技术属性】
技术研发人员：张帅，黄昕，张攀，
申请(专利权)人：济南安海半导体有限公司，
类型：发明
国别省市：山东;37