半导体封装件及其制造方法以及制造再分布结构的方法技术

一种制造半导体封装件的方法，可包括：形成下部再分布层；形成堆叠体；将堆叠体接合至下部再分布层的一部分；在下部再分布层的顶表面上堆叠半导体芯片；以及在半导体芯片和堆叠体上形成上部再分布层。

Semiconductor package and its manufacturing method as well as the method of manufacturing redistributive structure

【技术实现步骤摘要】
半导体封装件及其制造方法以及制造再分布结构的方法相关申请的交叉引用本申请要求于2018年10月5日在韩国知识产权局提交的韩国专利申请No.10-2018-0119094的优先权，其全部内容通过引用方式并入本文。
本公开涉及一种半导体封装件，并且尤其涉及一种包括再分布层的半导体封装件。
技术介绍
在以半导体封装件的形式提供集成电路(IC)芯片的情况下，半导体封装件可以容易地用作电子产品的一部分。通常，半导体封装件包括印刷电路板(PCB)和半导体芯片，半导体芯片安装在PCB上并通过接合线或凸块电连接到PCB。随着近来电子工业的进步，对高性能、高速和紧凑的电子系统的需求不断增加。正在使用各种半导体封装件技术来满足这种需求。例如，半导体封装件器件可以包括安装在封装件衬底上的多个半导体芯片，或者半导体器件封装件可以堆叠在另一个封装件上以满足这种需求。
技术实现思路
本专利技术构思的一些实施例提供了一种使用后芯片(chip-last)工艺制造具有再分布层的半导体封装件的方法。本专利技术构思的一些实施例提供了一种能够减小半导体封装件中的通路(via)尺寸的方法。根据本专利技术构思的一些实施例，一种半导体封装件可包括：下部再分布层；堆叠体，其设置在下部再分布层的顶表面的第一区域上；半导体芯片，其设置在下部再分布层的顶表面的第二区域上；以及上部再分布层，其在半导体芯片和堆叠体上。上部再分布层可以经由堆叠体电连接到下部再分布层。根据本专利技术构思的一些实施例，一种制造半导体封装件的方法可包括：形成下部再分布层；形成堆叠体；将堆叠体接合至下部再分布层的一部分；在接合堆叠体之后，将半导体芯片堆叠在下部再分布层的顶表面上；以及在半导体芯片和堆叠体上形成上部再分布层。根据本专利技术构思的一些实施例，一种制造再分布结构的方法可包括：形成下部再分布层；形成堆叠体；以及将堆叠体接合到下部再分布层的顶表面。堆叠体可包括：第一绝缘层，其设置在下部再分布层的顶表面上；第二绝缘层，其设置在第一绝缘层的顶表面上；第一通路，其穿透第一绝缘层；以及第二通路，其穿透第二绝缘层。附图说明根据以下结合附图的简要描述，将更清楚地理解示例实施例。附图表示如本文所述的非限制性示例实施例。图1是示出根据本专利技术构思的实施例的制造半导体器件的方法的流程图。图2是示出根据本专利技术构思的实施例的第一载体基板的截面图。图3是示出根据图1的流程图形成下部再分布层的步骤的截面图。图4A至4C是示出根据图1的流程图形成堆叠体结构的步骤的截面图。图5是示出根据图1的流程图将堆叠体接合到下部再分布层的步骤的截面图。图6是示出根据图1的流程图来堆叠半导体芯片的步骤的截面图。图7是示出根据图1的流程图的模制(molding)步骤的截面图。图8是示出根据图1的流程图形成上部再分布层的步骤的截面图。图9是示出根据本专利技术构思的实施例的移除第一载体基板的步骤的截面图。图10A是示出根据图1的流程图堆叠上部封装件的步骤的截面图。图10B是示出根据本专利技术构思的实施例的半导体封装件的平面图。图11是示出根据本专利技术构思的实施例的半导体封装件的截面图。图12是示出根据本专利技术构思的实施例的半导体封装件的截面图。图13是示出根据本专利技术构思的实施例的半导体封装件的截面图。图14是示出根据本专利技术构思的实施例的半导体封装件的截面图。应注意，这些附图旨在示出在某些示例实施例中使用的方法、结构和/或材料的一般特性，并补充下面提供的书面描述。然而，这些附图不是按比例绘制的，并且可能不精确地反映任何给定实施例的精确结构或性能特性，并且不应被解释为限定或限制示例实施例所包含的值或属性的范围。例如，为了清楚起见，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各个附图中使用的相似或相同的附图标记旨在表示存在相似或相同的元件或特征。具体实施方式现在将参考附图更全面地描述本专利技术构思的示例实施例，附图中示出了示例实施例。附图中类似的附图标记表示类似的元件，并因此将省略其描述。图1是示出制造半导体封装件的方法的流程图，并且图2至图9是示出根据图1的流程图制造半导体封装件的工艺的截面图。在下文中，图2的方向D1将被称为第一方向或向上方向，并且图2的方向D2将被称为第二方向或向右方向。参见图1，制造半导体封装件的方法S可包括：形成下部再分布层(在S1中)，形成堆叠体(在S1'中)，将堆叠体接合到下部再分布层(在S2中)，堆叠半导体芯片(在S3中)，执行模制工艺(在S4中)，形成上部再分布层(在S5中)，以及堆叠上部封装件(在S6中)。参见图1和图2，可以设置第一载体基板8以用于形成下部再分布层(在S1中)。参见图3，下部再分布层1可以形成在第一载体基板8的顶表面上。在一个实施例中，下部再分布层1可以通过以下工艺来形成：在第一载体基板8上沉积或涂覆光敏材料，通过曝光和显影工艺在光敏材料中形成孔，以及用导电材料填充孔。下部再分布层1可以包括下部再分布绝缘体11、下部再分布外部端子131、下部再分布图案133、下部再分布连接端子135、以及下部再分布通路15。可以在下部再分布绝缘体11的底表面中设置下部再分布孔17。例如，下部再分布层1可以是构造为将半导体芯片的输入/输出焊盘再分布至不同空间位置和/或形状中的层，例如，再分布至比半导体芯片上的原始分布要宽的分布和/或再分布至比半导体芯片上形成的原始焊盘要大的焊盘。在某些实施例中，下部再分布层1可以电连接形成在半导体芯片上的两个或多个焊盘。下部再分布绝缘体11可包括光敏材料。在一个实施例中，光敏材料可包括光敏聚合物。光敏聚合物可包括光敏聚酰亚胺(PSPI)、聚苯并恶唑(PBO)、酚类聚合物、苯并环丁烯(BCB)聚合物或光可成像电介质(PID)材料中的至少一种。然而，本专利技术构思不限于用于下部再分布绝缘体11的示例材料。下部再分布绝缘体11可以用作下部再分布层1的主体。下部再分布绝缘体11可以保护下部再分布图案133。下部再分布绝缘体11可以具有多层结构。在一个实施例中，可以在第一方向D1和第二方向D2上设置多个下部再分布图案133。可以设置在第一方向D1上彼此间隔开的下部再分布图案133以形成多个层，例如，图案133的多个再分布图案层。例如，下部再分布图案133可以在第二方向D2上彼此间隔开，如图3所示。下部再分布通路15可用于将在第一方向D1上彼此间隔开的下部再分布图案133彼此电连接。在本说明书中，表述“电连接元件”可以意味着元件之间的直接连接或者元件之间通过另一个导电元件的间接连接。例如在横截面图中，下部再分布通路15可以在沿第一方向D1的方向上具有增加的宽度。然而，本专利技术构思不限于该示例，并且在一个实施例中，下部再分布通路15的宽度可以在第一方向D1上恒定，或者可以以各种其他方式变化。下部再分布外部端子131可以位于下部再分布本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n下部再分布层；/n堆叠体，其设置在所述下部再分布层的顶表面的第一区域上；/n半导体芯片，其设置在所述下部再分布层的所述顶表面的第二区域上；以及/n上部再分布层，其在所述半导体芯片和所述堆叠体上，/n其中，所述上部再分布层经由所述堆叠体电连接到所述下部再分布层。/n

【技术特征摘要】
20181005 KR 10-2018-01190941.一种半导体封装件，包括：
下部再分布层；
堆叠体，其设置在所述下部再分布层的顶表面的第一区域上；
半导体芯片，其设置在所述下部再分布层的所述顶表面的第二区域上；以及
上部再分布层，其在所述半导体芯片和所述堆叠体上，
其中，所述上部再分布层经由所述堆叠体电连接到所述下部再分布层。


2.根据权利要求1所述的半导体封装件，其中，所述下部再分布层和所述堆叠体经由连接球彼此电连接。


3.根据权利要求1所述的半导体封装件，其中，所述堆叠体包括：
第一绝缘层，其设置在所述下部再分布层的所述顶表面上；
第二绝缘层，其设置在所述第一绝缘层的顶表面上；
第一通路，其穿透所述第一绝缘层；
第二通路，其穿透所述第二绝缘层；以及
第一互连线，其将所述第一通路电连接到所述第二通路。


4.根据权利要求3所述的半导体封装件，其中，所述第二通路的竖直延伸的中心轴与所述第一通路的竖直延伸的中心轴间隔开。


5.根据权利要求3所述的半导体封装件，
其中，所述下部再分布层包括下部再分布绝缘体，以及
其中，所述下部再分布绝缘体、所述第一绝缘层和所述第二绝缘层包括光可成像电介质材料。


6.根据权利要求5所述的半导体封装件，还包括：
模制层，其设置为封闭所述堆叠体的外侧表面和所述半导体芯片的外侧表面；以及
底部填充层，其插入在所述下部再分布层和所述堆叠体之间，
其中，所述模制层包括与所述光可成像电介质材料不同的材料。


7.根据权利要求3所述的半导体封装件，其中，所述第一绝缘层和所述第二绝缘层设置为在面对所述半导体芯片的一侧形成台阶结构。


8.一种制造半导体封装件的方法，包括：
形成下部再分布层；
形成堆叠体；
将所述堆叠体接合至所述下部再分布层的一部分；
在接合所述堆叠体之后，将半导体芯片堆叠在所述下部再分布层的顶表面上；以及
在所述半导体芯片和所述堆叠体上形成上部再分布层。


9.根据权利要求8所述...

【专利技术属性】
技术研发人员：石敬林，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR