本发明专利技术提供一种宽输入范围恒定增益的串行接收前置电路，其包括一对输入开关NMOS对管M1和M2、一对输入开关管PMOS对管P1和P2、前置增益恒定模块、NMOS管M3、M4、M5、M6以及PMOS管P3和P4；本方案通过设置宽输入范围恒定增益的串行接收前置电路，该前置电路采用N‑型场效应管和P型场效应管组合的工作方式，实现宽输入范围。在输出级采用了增益恒定电路，使得该前置电路的增益可以在电源和地之间所有电位上保持恒定的增益。该前置电路在小信号摆幅和大信号摆幅数据传输的时候都能保持良好的线性度，并适配各种终端电阻端接方式，引入很小的确定性抖动，提高了整个链路的信号传输质量。
A kind of serial receiving pre circuit with wide input range and constant gain
【技术实现步骤摘要】
一种宽输入范围恒定增益的串行接收前置电路
本专利技术涉及集成电路
，具体涉及一种宽输入范围恒定增益的串行接收前置电路。
技术介绍
在当今移动和通信系统中，串行通信接口已几乎全部取代并行拓扑结构，现代标准接口都是基于串行数据传输来实现速度，物理紧密度和链路的稳定性，广泛应用于电脑显示互连、高速背板互连和存储数据交换，高速网络等等。串行接口的基本架构包含发送端并串转换电路，发送驱动器，传输链路，接收端前置电路，串并转换电路等组成，如图1所示，其中链路连接又可分为直流耦合和交流耦合，对于接收端来说，需要能够处理各种可能的终端接法，比如接到电源电位，地电位，或者任意可编程的电位等，接收端前置电路的设计显得尤为重要，否则将无法建立正确的数据通信。在CMOS工艺上，传统的接收端前置电路一般只支持一种工作模式，比如高电位端接方式采用N-型场效应管作为输入开关对管，低电位采用P型场效应管作为输入开关对管，如果要支持任意电位的端接方式，则需要N型和P型组合的工作方式，如图2所示，两种方式组合一起会导致在各个电位输入时的增益不恒定，从而使前置电路引入过多确定性抖动，降低高速数据传输的信号质量。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种宽输入范围恒定增益的串行接收前置电路，该串行接收前置电路通过采用N-型场效应管和P型场效应管组合的工作方式，实现宽输入范围。在输出级采用了增益恒定电路，使得该前置电路的增益可以在电源和地之间所有电位上保持恒定的增益。为实现上述目的，本专利技术采用的技术方案如下：一种宽输入范围恒定增益的串行接收前置电路，所述串行接收前置电路包括一对输入开关NMOS对管M1和M2、一对输入开关管PMOS对管P1和P2、前置增益恒定模块、NMOS管M3、M4、M5、M6以及PMOS管P3和P4，其中所述M1管的源极和M2管的源极相连，MI管的栅极与所述P1管的栅极相连，M1管的漏极与所述P3管的漏极相连，所述M2管的漏极与P4管的漏极相连，M2管的栅极与所述P2管的栅极相连，M3管、M4管、M5管以及M6管的栅极和漏极短接相连，M3管的漏极与P1管的漏极相连，M3管的源极与所述M4管、M5管以及M6管的源极相连，M3管的栅极与M6管的栅极相连，M4管的漏极与P2管的漏极相连，M4管的栅极与M5管的栅极相连，M5管的漏极与所述前置增益恒定模块相连，P1管的源极与P2管的源极相连，P3管和P4管各自的栅极和漏极短接相连，P3管的漏极与所述前置增益恒定模块相连。进一步，所述前置增益恒定模块的电路为差分模式。进一步，所述前置增益恒定模块包括由四个相同尺寸的PMOS管P5A、P6A、P7A、P8A以及P5B、P6B、P7B、P8B构成，其中P5A管的栅极与所述P3管的栅极相连，P5A管的漏极与所述P8A管的漏极相连，P5A管的源极与所述P3管的源极相连，所述P6A管的栅极与所述P3管的漏极相连，P6A管的漏极与M5管的漏极相连，P6A管的源极与P3管的源极相连，P7A管的栅极和漏极与P6A管的漏极相连，P7A管的源极与P3管的源极相连，P8A管的栅极与P6A管的漏极相连，P8A管的漏极与M3管的源极相连，P8A管的源极与P3管的源极相连；P5B管的栅极与所述P4管的栅极相连，P5B管的漏极与所述P8B管的漏极相连，P5B管的源极与所述P3管的源极相连，所述P6B管的栅极与所述P4管的漏极相连，P6B管的漏极与M6管的漏极相连，P6B管的源极与P3管的源极相连，P7B管的栅极和漏极与P6B管的漏极相连，P7B管的源极与P3管的源极相连，P8B管的栅极与P6B管的漏极相连，P8B管的漏极与M6管的源极相连，P8B管的源极与P3管的源极相连。进一步，所述P8A管的漏极通过设置有的电阻R1与所述M3管的源极相连。进一步，所述P8B管的漏极通过设置有的电阻R2与所述M6管的源极相连。与传统的技术方案相比，本方案具有的有益技术效果为：本方案通过设置宽输入范围恒定增益的串行接收前置电路，该前置电路采用N-型场效应管和P型场效应管组合的工作方式，实现宽输入范围。在输出级采用了增益恒定电路，使得该前置电路的增益可以在电源和地之间所有电位上保持恒定的增益。该前置电路在小信号摆幅和大信号摆幅数据传输的时候都能保持良好的线性度，并适配各种终端电阻端接方式，引入很小的确定性抖动，提高了整个链路的信号传输质量。附图说明图1为传统的串行数据传输系统结构示意图。图2为传统的宽输入范围接收端前置电路结构示意图。图3为本专利技术中的宽输入范围恒定增益接收端前置电路结构示意图。图4为本专利技术中的前置电路增益稳定电路结构示意图。具体实施方式下面结合说明书附图与具体实施方式对本专利技术做进一步的详细说明。本专利技术是针对现有的前置电路引入过多确定性抖动，降低高速数据传输的信号质量的问题，进而提出的一种宽输入范围恒定增益的串行接收前置电路，该串行接收前置电路通过采用N-型场效应管和P型场效应管组合的工作方式，实现宽输入范围。在输出级采用了增益恒定电路，使得该前置电路的增益可以在电源和地之间所有电位上保持恒定的增益。参见附图3至4所示，本实施例提供一种宽输入范围恒定增益的串行接收前置电路，其包括一对输入开关NMOS对管M1和M2、一对输入开关管PMOS对管P1和P2、前置增益恒定模块、NMOS管M3、M4、M5、M6以及PMOS管P3和P4，其中M1管的源极和M2管的源极相连，MI管的栅极与P1管的栅极相连，M1管的漏极与P3管的漏极相连，M2管的漏极与P4管的漏极相连，M2管的栅极与P2管的栅极相连，M3管、M4管、M5管以及M6管的栅极和漏极短接相连，M3管的漏极与P1管的漏极相连，M3管的源极与M4管、M5管以及M6管的源极相连，M3管的栅极与M6管的栅极相连，M4管的漏极与P2管的漏极相连，M4管的栅极与M5管的栅极相连，M5管的漏极与前置增益恒定模块相连，P1管的源极与P2管的源极相连，P3管和P4管各自的栅极和漏极短接相连，P3管的漏极与前置增益恒定模块相连。上述前置增益恒定模块包括由四个相同尺寸的PMOS管P5A、P6A、P7A、P8A以及P5B、P6B、P7B、P8B构成，其中P5A管的栅极与P3管的栅极相连，P5A管的漏极与P8A管的漏极相连，P5A管的源极与P3管的源极相连，P6A管的栅极与P3管的漏极相连，P6A管的漏极与M5管的漏极相连，P6A管的源极与P3管的源极相连，P7A管的栅极和漏极与P6A管的漏极相连，P7A管的源极与P3管的源极相连，P8A管的栅极与P6A管的漏极相连，P8A管的漏极与M3管的源极相连，P8A管的源极与P3管的源极相连；P5B管的栅极与P4管的栅极相连，P5B管的漏极与P8B管的漏极相连，P5B管的源极与P3管的源极相连，P6B管的栅极与P4管的漏极相连，P6B管的漏极与M6管的漏极相连，P6B管的源极与P3管的源极相连，P7B管的栅极和漏极与P6B管的漏极相连，P7B管的源极与本文档来自技高网...
【技术保护点】
1.一种宽输入范围恒定增益的串行接收前置电路，其特征在于：所述串行接收前置电路包括一对输入开关NMOS对管M1和M2、一对输入开关管PMOS对管P1和P2、前置增益恒定模块、NMOS管M3、M4、M5、M6以及PMOS管P3和P4，其中所述M1管的源极和M2管的源极相连，MI管的栅极与所述P1管的栅极相连，M1管的漏极与所述P3管的漏极相连，所述M2管的漏极与P4管的漏极相连，M2管的栅极与所述P2管的栅极相连，M3管、M4管、M5管以及M6管的栅极和漏极短接相连，M3管的漏极与P1管的漏极相连，M3管的源极与所述M4管、M5管以及M6管的源极相连，M3管的栅极与M6管的栅极相连，M4管的漏极与P2管的漏极相连，M4管的栅极与M5管的栅极相连，M5管的漏极与所述前置增益恒定模块相连，P1管的源极与P2管的源极相连，P3管和P4管各自的栅极和漏极短接相连，P3管的漏极与所述前置增益恒定模块相连。/n
【技术特征摘要】
1.一种宽输入范围恒定增益的串行接收前置电路，其特征在于：所述串行接收前置电路包括一对输入开关NMOS对管M1和M2、一对输入开关管PMOS对管P1和P2、前置增益恒定模块、NMOS管M3、M4、M5、M6以及PMOS管P3和P4，其中所述M1管的源极和M2管的源极相连，MI管的栅极与所述P1管的栅极相连，M1管的漏极与所述P3管的漏极相连，所述M2管的漏极与P4管的漏极相连，M2管的栅极与所述P2管的栅极相连，M3管、M4管、M5管以及M6管的栅极和漏极短接相连，M3管的漏极与P1管的漏极相连，M3管的源极与所述M4管、M5管以及M6管的源极相连，M3管的栅极与M6管的栅极相连，M4管的漏极与P2管的漏极相连，M4管的栅极与M5管的栅极相连，M5管的漏极与所述前置增益恒定模块相连，P1管的源极与P2管的源极相连，P3管和P4管各自的栅极和漏极短接相连，P3管的漏极与所述前置增益恒定模块相连。
2.根据权利要求1所述的一种宽输入范围恒定增益的串行接收前置电路，其特征在于：所述前置增益恒定模块的电路为差分模式。
3.根据权利要求2所述的一种宽输入范围恒定增益的串行接收前置电路，其特征在于：所述前置增益恒定模块包括由四个相同尺寸的PMOS管P5A、P6A、P7A、P8A以及P5B、P6B、P7B、P...
【专利技术属性】
技术研发人员：唐重林，吴汉明，
申请(专利权)人：芯创智北京微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。