一种集成电路器件、相位插值器、接口电路及电子设备制造技术

本申请涉及一种集成电路器件、相位插值器、接口电路及电子设备，属于电子电路技术领域。该集成电路器件包括：第一加权反相器阵列和第二加权反相器阵列，第一加权反相器阵列和第二加权反相器阵列均包括M个并联的缓冲器和与M个缓冲器串联的定值电阻，定值电阻串接在每个缓冲器的输出端；第一加权反相器阵列的定值电阻远离对应的缓冲器的一端和第二加权反相器阵列的定值电阻远离对应的缓冲器的一端连接。本申请实施例中，通过在缓冲器的输出端串接上定值电阻，以减小非线性变化的缓冲器导通电阻所占的比重，从而减少由非线性度带来的时钟抖动，增加时钟的时间预算裕，以改善相位插值器的线性度。

An integrated circuit device, phase interpolator, interface circuit and electronic equipment

【技术实现步骤摘要】
一种集成电路器件、相位插值器、接口电路及电子设备
本申请属于电子电路
，具体涉及一种集成电路器件、相位插值器、接口电路及电子设备。
技术介绍
相位插值器(PhaseInterpolator，PI)被广泛应用在各种高速接口电路中，比如高速串行通信中的时钟数据恢复电路(ClockandDataRecovery，CDR)、锁相环(PhaseLockedLoop，PLL)、双倍速率(DoubleDataRate，DDR)接口电路等，主要是用来插值合成高精度的多路相位关系或作为采样时钟信号，其线性度决定着应用电路的整体噪声性能，因此具有高线性度的相位插值器成为设计的关键。
技术实现思路
鉴于此，本申请的目的在于提供一种集成电路器件、相位插值器、接口电路及电子设备，以提高相位插值器的线性度。本申请的实施例是这样实现的：第一方面，本申请实施例提供了一种集成电路器件，包括：第一加权反相器阵列和第二加权反相器阵列，所述第一加权反相器阵列和所述第二加权反相器阵列均包括M个并联的缓冲器和与M个缓冲器串联的定值电阻，所述定值电阻串接在每个所述缓冲器的输出端；所述第一加权反相器阵列的定值电阻远离对应的缓冲器的一端和所述第二加权反相器阵列的定值电阻远离对应的缓冲器的一端连接。本申请实施例中，通过在缓冲器的输出端串接上定值电阻，以减小非线性变化的电阻(缓冲器的导通电阻)所占的比重，从而减少由非线性度带来的时钟抖动，增加时钟的时间预算裕量，以提高集成电路器件的线性度，进而改善相位插值器的线性度。结合第一方面实施例的一种可能的实施方式，所述第一加权反相器阵列中的M个缓冲器共用同一个定值电阻，以及所述第二加权反相器阵列中的M个缓冲器共用同一个定值电阻。本申请实施例中，M个缓冲器共用同一个定值电阻，使得在保证相位插值器的线性度的前提下，以最大化的减少串接的定值电阻的数量。结合第一方面实施例的一种可能的实施方式，所述第一加权反相器阵列中的定值电阻的阻值与所述第二加权反相器阵列中的定值电阻的阻值相等。本申请实施例中，第一加权反相器阵列中的定值电阻的阻值与第二加权反相器阵列中的定值电阻的阻值相等，以保证这两支路保持完全的对称。结合第一方面实施例的一种可能的实施方式，所述定值电阻的阻值为该定值电阻串接的所述M个缓冲器全部导通时对应的导通电阻阻值的A倍，A为大于等于0.5的正数。本申请实施例中，当定值电阻阻值为M个缓冲器全部导通时对应的导通电阻阻值的0.5倍以上时，非线性变化的电阻占比相对较小，相位插值器的线性度变得更好。结合第一方面实施例的一种可能的实施方式，所述定值电阻的数量为2M个，每个所述缓冲器串联一个不同的所述定值电阻。本申请实施例中，在每个缓冲器的输出端串接一定值电阻，以减小非线性变化的缓冲器导通电阻所占的比重，以改善相位插值器的线性度。结合第一方面实施例的一种可能的实施方式，所述定值电阻中的每个定值电阻的阻值均相等。本申请实施例中，2M个定值电阻中的每个定值电阻的阻值均相等，以保证这两支路保持完全的对称。结合第一方面实施例的一种可能的实施方式，所述定值电阻的阻值为该定值电阻串接的缓冲器导通时的导通电阻阻值的A倍，A为大于等于0.5的正数。本申请实施例中，当定值电阻阻值为对应的缓冲器导通时的导通电阻阻值的0.5倍以上时，非线性变化的电阻占比相对较小，相位插值器的线性度变得更好。结合第一方面实施例的一种可能的实施方式，所述定值电阻远离该定值电阻串联的缓冲器的一端串接有自偏置反相放大器，所述自偏置反相放大器用于对所述定值电阻远离对应的缓冲器的一端输出的相位时钟进行放大处理。本申请实施例中，通过自偏置反相放大器来对输出的信号进行放大，提高了输出信号的摆幅和占空比。结合第一方面实施例的一种可能的实施方式，所述定值电阻远离该定值电阻串联的缓冲器的一端通过第一电容与所述自偏置反相放大器串接。本申请实施例中，通过在自偏置反相放大器的输入端串接一电容，来起到高频滤波的作用。结合第一方面实施例的一种可能的实施方式，所述定值电阻远离该定值电阻串联的缓冲器的一端还经第二电容接地。本申请实施例中，定值电阻远离对应的缓冲器的一端还经第二电容接地，从而形成RC充放电路。结合第一方面实施例的一种可能的实施方式，所述定值电阻为多晶硅电阻。本申请实施例中，采用多晶硅电阻，以尽可能的减少电路的体积。结合第一方面实施例的一种可能的实施方式，所述多晶硅电阻的鳍为4，长度为11nm。第二方面，本申请实施例还提供了一种相位插值器，包括：编码电路、选相器和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的集成电路器件；编码电路，用于生成最高有效位MSB编码和最低有效位LSB编码；选相器，用于根据所述MSB编码从接收到的N个相位时钟中选择任意相邻的两个相位时钟输出；集成电路器件，用于根据所述LSB编码将接收到的所述两个相位时钟进行加权模拟运算后生成并输出新相位时钟，所述集成电路器件的第一加权反相器阵列中的每个缓冲器的输入端与所述选相器的第一输出端连接，所述第一加权反相器阵列中的每个缓冲器的控制端与所述编码电路用于输出所述LSB编码的一端连接；所述集成电路器件的第二加权反相器阵列中的每个缓冲器的输入端与所述选相器的第二输出端连接，所述第二加权反相器阵列中的每个缓冲器的控制端与所述编码电路用于输出所述LSB编码的一端连接。第三方面，本申请实施例还提供了一种接口电路，包括：如上述第二方面实施例提供的相位插值器。第四方面，本申请实施例还提供了一种电子设备，包括：如上述第三方面实施例提供的接口电路。本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。图1示出了本申请实施例提供的一种相位插值器的结构示意图。图2示出了本申请实施例提供的振荡器输出的波形的示意图。图3示出了本申请实施例提供的相位插值器的等效电路示意图。图4示出了本申请实施例提供的缓冲器的导通个数与相位插值器输出的相位时钟间的变化示意图。图5示出了本申请实施例提供的又一种相位插值器的等效电路示意图。图6示出了本申请实施例提供的缓冲器的电路示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。应注意到：相似的标号和字母在本文档来自技高网...

【技术保护点】
1.一种集成电路器件，其特征在于，包括：/n第一加权反相器阵列和第二加权反相器阵列，所述第一加权反相器阵列和所述第二加权反相器阵列均包括M个并联的缓冲器和与M个缓冲器串联的定值电阻，所述定值电阻串接在每个所述缓冲器的输出端；/n所述第一加权反相器阵列的定值电阻远离对应的缓冲器的一端和所述第二加权反相器阵列的定值电阻远离对应的缓冲器的一端连接。/n

【技术特征摘要】
1.一种集成电路器件，其特征在于，包括：
第一加权反相器阵列和第二加权反相器阵列，所述第一加权反相器阵列和所述第二加权反相器阵列均包括M个并联的缓冲器和与M个缓冲器串联的定值电阻，所述定值电阻串接在每个所述缓冲器的输出端；
所述第一加权反相器阵列的定值电阻远离对应的缓冲器的一端和所述第二加权反相器阵列的定值电阻远离对应的缓冲器的一端连接。


2.根据权利要求1所述的集成电路器件，其特征在于，所述第一加权反相器阵列中的M个缓冲器共用同一个定值电阻，以及所述第二加权反相器阵列中的M个缓冲器共用同一个定值电阻。


3.根据权利要求2所述的集成电路器件，其特征在于，所述第一加权反相器阵列中的定值电阻的阻值与所述第二加权反相器阵列中的定值电阻的阻值相等。


4.根据权利要求2所述的集成电路器件，其特征在于，所述定值电阻的阻值为该定值电阻串接的所述M个缓冲器全部导通时对应的导通电阻阻值的A倍，A为大于等于0.5的正数。


5.根据权利要求1所述的集成电路器件，其特征在于，所述定值电阻的数量为2M个，每个所述缓冲器串联一个不同的所述定值电阻。


6.根据权利要求5所述的集成电路器件，其特征在于，2M个所述定值电阻中的每个定值电阻的阻值均相等。


7.根据权利要求5所述的集成电路器件，其特征在于，所述定值电阻的阻值为该定值电阻串联的缓冲器导通时的导通电阻阻值的A倍，A为大于等于0.5的正数。


8.根据权利要求1所述的集成电路器件，其特征在于，所述定值电阻远离该定值电阻串联的缓冲器的一端串接有自偏置反相放大器，所述自偏置反相放大器用于对所述定值电阻...

【专利技术属性】
技术研发人员：高玲，
申请(专利权)人：成都海光微电子技术有限公司，
类型：发明
国别省市：四川;51