晶体管制造技术

本实用新型专利技术提供了一种晶体管及其形成方法、半导体器件。晶体管中的栅极介质层具有上层部和下层部，并且上层部为叠层设置，从而可以在不改变下层部的厚度的基础上，增加上层部的厚度。如此，即能够在维持晶体管的性能的基础上，改善栅极感应漏电流(GIDL)现象；并且，本实用新型专利技术中是通过叠层设置以增加上层部的厚度，进而有利于实现对上层部的参数的灵活调整。

transistor

【技术实现步骤摘要】
晶体管
本技术涉及半导体
，特别涉及一种晶体管。
技术介绍
随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，对应的栅极介质层的厚度也越来越薄，由于薄的栅极介质层而带来的器件可靠性能的问题也日益突出。具体的说，由于晶体管器件越来越薄，晶体管在关闭状态下或等待状态下所产生的栅极感应漏电流(gate-induceddrainleakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。因此，随着晶体管特征尺寸的不断缩减，如何降低器件的漏电流已经成为了高密度、低功耗的半导体技术的一个关键问题。
技术实现思路
本技术的目的在于提供一种晶体管，以改善现有的晶体管存在栅极感应漏电流(GIDL)的现象。为解决上述技术问题，本技术提供一种晶体管，包括：衬底，所述衬底中形成有栅极沟槽；以及，栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。可选的，所述栅极介质层中，所述下层部相对于所述内衬层的厚度差值小于所述外盖层的厚度值；或者所述下层部相对于所述外盖层的厚度差值小于所述内衬层的厚度值。可选的，所述栅极介质层包括第一介质层和第二介质层；其中，所述第一介质层覆盖所述栅极沟槽的内壁，并且所述第一介质层低于所述预定高度位置的部分构成所述下层部，所述第一介质层高于所述预定高度位置的部分构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层中高于所述预定高度位置的部分，以构成所述上层部的外盖层。可选的，所述上层部的所述外盖层相对于所述下层部往远离沟槽内壁的方向凸出。可选的，所述晶体管还包括：栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，以及所述栅极导电层从所述下层部延伸至所述上层部，并且所述栅极导电层高于预定高度位置的宽度尺寸小于所述栅极导电层低于预定高度位置的宽度尺寸。可选的，所述栅极介质层包括第一介质层和第二介质层；其中，所述第一介质层覆盖所述栅极沟槽高于预定高度位置的内壁，以构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层和所述栅极沟槽低于预定高度位置的内壁，并且所述第二介质层中高于预定高度位置的部分构成所述外盖层，所述第二介质层中低于预定高度位置的部分构成所述下层部。可选的，所述上层部的所述内衬层相对于所述下层部往靠近沟槽内壁的方向凸出。可选的，所述晶体管还包括：栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，并且所述栅极导电层的侧壁边界顺应所述第二介质层的侧壁从所述下层部延伸至所述上层部。可选的，所述晶体管还包括：源漏区，所述源漏区的底部边界低于所述栅极导电层的顶部位置并高于所述预定高度位置，以使所述源漏区和所述栅极导电层之间间隔有所述栅极介质层的上层部。在本技术提供的晶体管中，栅极介质层具有厚度不同的上层部和下层部，其中上层部为包括内衬层和外盖层的叠层结构。即，本技术的栅极介质层中，能够在维持其下层部的厚度不会增加的情况下，通过叠层设置膜层以进一步增加上层部的厚度，如此，即可以在维持晶体管的导通性能、饱和电流的基础上，改善栅极感应漏电流(GIDL)的现象，克服了现有的晶体管中存在的晶体管性能和栅极感应漏电流的现象相互限制的问题。并且，需要说明的是，由于栅极介质层的上层部是通过叠层设置以实现厚度的增加，从而有利于灵活调整上层部中各个叠层的参数(例如，可以灵活调整各个叠层的厚度、材料等)，进而可以根据实际需求对应调整所述栅极介质层的上层部的参数。附图说明图1a为本技术实施例一中的晶体管的结构示意图；图1b为本技术实施例一中的晶体管其栅极介质层的结构示意图图2a～图2f为本本技术实施例一中的晶体管的形成方法在其制备过程中的结构示意图；图3a为本技术实施例二中的晶体管的结构示意图；图3b为本技术实施例二中的晶体管其栅极介质层的结构示意图；图4a～图4e为本技术实施例二中的晶体管的形成方法在其制备过程中的结构示意图。其中，附图标记如下：10-衬底；100/100’-栅极导电层；100a/100a’-栅极沟槽；110a-第一沟槽；200/200’-栅极介质层；210/210’-第一介质层；220/220’-第二介质层；200a/200a’-下层部；200b/200b’-上层部；210b/210b’-内衬层；220b/220b’-外盖层；310-第一源/漏区；320-第二源/漏区；400-绝缘介质层；500-牺牲层；H1-第一高度位置；H2-第二高度位置；H3-第三高度位置。具体实施方式承如
技术介绍
所述的，随着半导体器件尺寸的不断缩减，现有的晶体管中由于其栅极介质层的厚度也随之减薄，从而使得栅极感应漏电流(GIDL)的现象尤其明显。为了改善现有的晶体管的栅极感应漏电流(GIDL)，而直接增加栅极介质层的厚度，这固然可以改善晶体管的漏电流的问题，然而随之也将会对晶体管的导通性能造成不利影响，例如，会导致晶体管的开启电压增大、晶体管的饱和电流降低等问题。可见，针对晶体管性能和栅极感应漏电流的现象，两者相互限制，导致现有的晶体管无法同时满足。有鉴于此，本技术提供了一种晶体管，其可以在确保晶体管性能的基础上，改善晶体管的漏电流现象。以下结合附图和具体实施例对本技术提出的晶体管及其形成方法、半导体器件作进一步详细说明。根据下面说明，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。实施例一图1a为本技术实施例一中的晶体管的结构示意图，图1b为本技术实施例一中的晶体管其栅极介质层的结构示意图。如图1a和图1b所示，所述晶体管包括：衬底10，所述衬底10中形成有栅极沟槽100a；以及，覆盖所述栅极沟槽100a的内壁的栅极介质层200。重点参考图1b并结合图1a所示，所述栅极介质层200具有上层部200b和下层部200a，所述上层部200b覆盖所述栅极沟槽100a中高于预定高度位置(即，第一高度位置H1)的内壁，所述下层部200a覆盖所述栅极沟槽100a中低于所述预定高度位置(即，第一高度位置H1)的内壁。其中，所述上层部200b为叠层结构，以使所述上本文档来自技高网...

【技术保护点】
1.一种晶体管，其特征在于，包括：/n衬底，所述衬底中形成有栅极沟槽；以及，/n栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。/n

【技术特征摘要】
1.一种晶体管，其特征在于，包括：
衬底，所述衬底中形成有栅极沟槽；以及，
栅极介质层，覆盖所述栅极沟槽的内壁，其中所述栅极介质层具有上层部和下层部，所述上层部覆盖所述栅极沟槽中高于预定高度位置的内壁，所述下层部覆盖所述栅极沟槽中低于所述预定高度位置的内壁；其中，所述上层部包括内衬层和外盖层，所述内衬层覆盖所述栅极沟槽的内壁，所述外盖层覆盖所述内衬层的外侧壁，并且所述内衬层和所述外盖层的厚度之和大于所述下层部的厚度值。


2.如权利要求1所述的晶体管，其特征在于，所述栅极介质层中，所述下层部相对于所述内衬层的厚度差值小于所述外盖层的厚度值；或者所述下层部相对于所述外盖层的厚度差值小于所述内衬层的厚度值。


3.如权利要求1所述的晶体管，其特征在于，所述栅极介质层包括第一介质层和第二介质层；
其中，所述第一介质层覆盖所述栅极沟槽的内壁，并且所述第一介质层低于所述预定高度位置的部分构成所述下层部，所述第一介质层高于所述预定高度位置的部分构成所述内衬层；以及，所述第二介质层覆盖所述第一介质层中高于所述预定高度位置的部分，以构成所述上层部的外盖层。


4.如权利要求3所述的晶体管，其特征在于，所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸。


5.如权利要求3所述的晶体管，其特征在于，所述上层部的所述外盖层相对于所述下层部往远离沟槽内壁的方向凸出。


6.如权利要求5所述的晶体管，其特征在于，所述晶体管还包括：
栅极导电层，所述栅极导电层形成在所述栅极介质层上并位于所述栅极沟槽中，以及所述栅极导电层从所述下层部延伸至所述上层部，并且所述栅极导电层高于预定高度位置的宽度尺寸小于所述栅极导电层低于预定高度位置的宽度尺寸。


7.如权利要求1所述的晶体管，其特征在于，所述栅极介质层包括第一介质层和第二介质层；
其中，所述第一介质层覆盖所述栅极沟槽高于预定高度位置的内壁，以构成所述内衬层；以及，所述第二介质层覆盖所述...

【专利技术属性】
技术研发人员：周仲彦，陈志远，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：福建;35