半导体器件及其形成方法技术

本发明专利技术提供了一种半导体器件及其形成方法，首先形成沟槽隔离结构于所述衬底中，由于所述沟槽隔离结构具有相连接的第一隔离部及位于所述第一隔离部下方的第二隔离部，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部横向凸出，从而减小了泄漏区域的面积，从而增加了泄漏通路上的等效电阻，从而减小了漏电流，提高了半导体器件的存储性能，进一步，所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，进一步减小了泄漏区域的面积，达到更好的减小漏电流的作用。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
目前，现有的集成电路存储器通常可以包括若干个晶体管，为了缩小集成电路存储器的面积以达到最大的集成化，通常采用沟槽型的晶体管结构，而沟槽型的晶体管结构在使用时，沟槽隔离结构与存储晶体管的栅极结构之间构成泄漏区域，存储晶体管的源漏区之间的电子可能会迁移至所述泄漏区域内，从而产生漏电流，导致集成电路存储器的存储性能下降，并且泄漏区域的面积越大，泄漏通路上的等效电阻越小，从而产生的漏电流就会越大，集成电路存储器的存储能力越差，如何减小漏电流成为亟待解决的问题。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其形成方法，以提高现有的半导体器件的存储性能。为了达到上述目的，本专利技术提供了一种半导体器件，包括：所述半导体器件包括衬底及形成于所述衬底中的沟槽隔离结构，所述沟槽隔离结构界定出多个有源区于所述衬底中；其中，所述沟槽隔离结构包括第一隔离部和第二隔离部，所述第一隔离部从所述衬底的顶面往所述衬底的内部延伸至第一深度位置，所述第二隔离部从所述第一隔离部的下方延伸至第二深度位置并与所述第一隔离部连接，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部以朝向所述有源区的方向横向凸出；所述有源区包括源区及漏区，且所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，以使所述源区更下沉于所述漏区。可选的，所述源区与所述漏区之间的衬底中形成有栅极结构，所述栅极结构从所述衬底的顶面往所述衬底的内部延伸至第三深度位置，所述第二隔离部位于所述衬底的第一深度位置和第二深度位置之间，所述第三深度位置高于所述第二深度位置并低于所述第一深度位置，以使所述第二隔离部和所述栅极结构之间的间隔尺寸小于所述第一隔离部和所述栅极结构之间的间隔尺寸。可选的，所述源区和所述漏区分别从所述衬底的顶面往所述衬底的内部延伸第四深度位置及第五深度位置，所述第四深度位置低于所述第一深度位置并高于所述第三深度位置，以使所述栅极结构更下沉于所述源区，所述第五深度位置高于所述第一深度位置，以使所述源区更下沉于所述漏区。可选的，所述沟槽隔离结构的所述第二隔离部呈弧形。可选的，所述沟槽隔离结构包括填充于一隔离沟槽中的隔离材料层，所述隔离材料层包括氧化硅、游离氧化硅或硅碳氧化物中的一种或多种。可选的，所述半导体器件应用于集成电路存储器，所述有源区用于构成所述集成电路存储器中的晶体管。本专利技术还提供了一种半导体器件的形成方法，包括：提供一衬底，所述衬底中形成有至少一个隔离沟槽，所述隔离沟槽包括第一沟槽部和第二沟槽部，所述第一沟槽部从所述衬底的顶面向所述衬底的内部延伸至第一深度位置，所述第二沟槽部从所述第一沟槽部的下方延伸至第二深度位置并与所述第一沟槽部连通，并且所述第二沟槽部在垂直于高度方向上的横向宽度尺寸大于所述第一沟槽部在垂直于高度方向上的横向宽度尺寸；以及，填充隔离材料层于所述隔离沟槽中，以构成沟槽隔离结构，所述沟槽隔离结构中对应所述第一沟槽部的部分构成第一隔离部，所述沟槽隔离结构中对应所述第二沟槽部的部分构成第二隔离部，并且所述第二隔离部相对于所述第一隔离部横向凸出；形成有源区于所述衬底中，所述源区包括源区和漏区，且所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，以使所述源区更下沉于所述漏区。可选的，形成所述隔离沟槽的步骤包括：执行第一刻蚀工艺刻蚀所述衬底以形成所述隔离沟槽的所述第一沟槽部；形成一保护层于所述第一沟槽部的侧壁上；以及，对所述第一沟槽部下方的衬底执行第二刻蚀工艺，所述第二刻蚀工艺沿着横向和纵向同时刻蚀所述第一沟槽部下方的衬底，以形成所述隔离沟槽的所述第二沟槽部。可选的，所述第一刻蚀工艺为各向异性干法刻蚀，所述第二刻蚀工艺为各向同性湿法刻蚀。可选的，形成所述保护层的步骤包括：形成保护材料层于所述衬底上，所述保护材料层覆盖所述衬底并延伸覆盖所述第一沟槽部的侧壁及底壁；以及，去除所述保护材料层覆盖所述衬底的部分及覆盖所述第一沟槽部的底壁的部分，保留所述保护材料层覆盖所述第一沟槽部侧壁的部分，以形成所述保护层。可选的，所述衬底中定义有用于形成源区的第一区域及用于形成漏区的第二区域，形成所述有源区的步骤包括：对所述衬底执行第一离子注入工艺，以形成第一导电类型的第一掺杂区于所述衬底中，所述第一掺杂区从所述衬底的顶面向所述衬底的内部延伸至第四深度位置，所述第四深度位置位于所述第一深度位置及所述第二深度位置之间，且位于所述第一区域中的所述第一掺杂区构成所述源区；以及，对所述第二区域的衬底执行第二离子注入工艺，以注入第二导电类型离子在所述第一掺杂区中，所述第二导电类型离子从所述第一掺杂区的底部边界往所述衬底的顶面延伸至第五深度位置，以使所述第一掺杂区从所述底部边界至所述第五深度位置之间的部分形成第二导电类型的第二掺杂区，以及所述第一掺杂区中从所述第五深度位置至所述衬底顶面的部分构成第一导电类型的漏区，所述第五深度位置高于所述第一深度位置，以使所述源区更下沉于所述漏区。可选的，对所述衬底执行第一离子注入工艺之后，在对所述第二区域的衬底执行第二离子注入工艺之前，所述半导体器件的形成方法还包括：刻蚀所述第一区域与所述第二区域之间的衬底以形成栅极沟槽，所述栅极沟槽从所述衬底的顶面向所述衬底的内部延伸至第三深度位置；形成栅极结构于所述栅极沟槽中，所述第三深度位置低于所述第四深度位置并高于所述第二深度位置，以使所述栅极结构更下沉于所述源区。在本专利技术提供的半导体器件及其形成方法中，首先形成沟槽隔离结构于所述衬底中，通过所述沟槽隔离结构界定出有源区，由于所述沟槽隔离结构具有相连接的第一隔离部及位于所述第一隔离部下方的第二隔离部，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部横向凸出，从而减小了泄漏区域的面积，从而增加了泄漏通路上的等效电阻，从而减小了漏电流，提高了半导体器件的存储性能，进一步，所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，进一步减小了泄漏区域的面积，达到更好的减小漏电流的作用，且所述源区更下沉于所述漏区，以调节沟道长度保证半导体器件的沟道不发生改变，对器件的导通性能影响很小。附图说明图1为一种半导体器件；图2为本专利技术实施例提供的半导体器件的形成方法的流程图；图3-图12为本专利技术实施例提供的采用所述半导体器件的形成方法形成的半导体结构的剖面示意图；其中，附图标记如下：1’-衬底；111’-漏区；112’-漏区；2’-沟槽隔离结构；21’-隔离沟槽；3’-栅极结构；W’-泄露区域；W-泄露本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括衬底及形成于所述衬底中的沟槽隔离结构，所述沟槽隔离结构界定出多个有源区于所述衬底中；/n其中，所述沟槽隔离结构包括第一隔离部和第二隔离部，所述第一隔离部从所述衬底的顶面往所述衬底的内部延伸至第一深度位置，所述第二隔离部从所述第一隔离部的下方延伸至第二深度位置并与所述第一隔离部连接，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部以朝向所述有源区的方向横向凸出；/n所述有源区包括源区及漏区，且所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，以使所述源区更下沉于所述漏区。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括衬底及形成于所述衬底中的沟槽隔离结构，所述沟槽隔离结构界定出多个有源区于所述衬底中；
其中，所述沟槽隔离结构包括第一隔离部和第二隔离部，所述第一隔离部从所述衬底的顶面往所述衬底的内部延伸至第一深度位置，所述第二隔离部从所述第一隔离部的下方延伸至第二深度位置并与所述第一隔离部连接，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部以朝向所述有源区的方向横向凸出；
所述有源区包括源区及漏区，且所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，以使所述源区更下沉于所述漏区。


2.如权利要求1所述的半导体器件，其特征在于，所述源区与所述漏区之间的衬底中形成有栅极结构，所述栅极结构从所述衬底的顶面往所述衬底的内部延伸至第三深度位置，所述第二隔离部位于所述衬底的第一深度位置和第二深度位置之间，所述第三深度位置高于所述第二深度位置并低于所述第一深度位置，以使所述第二隔离部和所述栅极结构之间的间隔尺寸小于所述第一隔离部和所述栅极结构之间的间隔尺寸。


3.如权利要求2所述的半导体器件，其特征在于，所述源区和所述漏区分别从所述衬底的顶面往所述衬底的内部延伸第四深度位置及第五深度位置，所述第四深度位置低于所述第一深度位置并高于所述第三深度位置，以使所述栅极结构更下沉于所述源区，所述第五深度位置高于所述第一深度位置，以使所述源区更下沉于所述漏区。


4.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离结构的所述第二隔离部呈弧形。


5.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离结构包括填充于一隔离沟槽中的隔离材料层，所述隔离材料层包括氧化硅、游离氧化硅或硅碳氧化物中的一种或多种。


6.如权利要求1-5中任一项所述的半导体器件，其特征在于，所述半导体器件应用于集成电路存储器，所述有源区用于构成所述集成电路存储器中的晶体管。


7.一种半导体器件的形成方法，其特征在于，包括：
提供一衬底，所述衬底中形成有至少一个隔离沟槽，所述隔离沟槽包括第一沟槽部和第二沟槽部，所述第一沟槽部从所述衬底的顶面向所述衬底的内部延伸至第一深度位置，所述第二沟槽部从所述第一沟槽部的下方延伸至第二深度位置并与所述第一沟槽部连通，并且所述第二沟槽部在垂直于高度方向上的横向宽度尺寸大于所述第一沟槽部在垂直于高度方向上的横向宽度尺寸；以及，
填充隔离材料层于所述隔离沟槽中，以构成沟槽隔离结构，所述沟槽隔离结构中对应所述第一沟槽部的部分构成第一隔离部，所述沟槽隔离结构中对应所述第二沟槽部的部分构成第二隔离部，...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34