一种晶圆级双面扇出结构及其封装方法技术

本发明专利技术公开了一种晶圆级双面扇出结构，包括正面具有芯片焊盘的芯片；设置在芯片周围的导电通道；包覆芯片及导电通道的塑封层；形成于塑封层的背面，且与芯片和导电通道电连接的第一重布线层；以及覆盖第一重布线层的表面和间隙的第一介质层。

A wafer level double-sided fan out structure and its packaging method

【技术实现步骤摘要】
一种晶圆级双面扇出结构及其封装方法
本专利技术涉及集成电路封装
，特别涉及一种晶圆级双面扇出结构封装技术。
技术介绍
扇出型封装属于先进封装技术，由于其不需要转接板(Interposer)、底部填充(Underfill)，并且省略黏晶、打线等制程，大多采用在芯片表面或背面重新布线(Redistribution)与凸点(Bumping)技术作为I/O导电互连手段，逐步占据了市场地位。并且扇出型晶圆级封装作为一种晶圆级加工的嵌入式芯片封装方法，能够有效解决芯片的信号I/O间距和PCB的线宽不能很好匹配的问题。虽然扇出型封装有很多优点，如设计灵活、较好的电性能及热性能、高频应用、高密度布线和成本更低。但是现有的扇出型封装结构多为单面封装，封装结构单位面积的I/O数量较少，难以满足高密度芯片的系统集成的需求。
技术实现思路
为解决现有技术中的全部或部分问题，本专利技术一方面提供一种晶圆级双面扇出结构，包括：芯片，所述芯片的正面具有芯片焊盘，所述芯片的表面覆盖有第二介质层，所述芯片的芯片焊盘上具有芯片凸点，所述芯片凸点贯穿第二介质层，从而将芯片焊盘从第二介质层的外表面引出；导电通道，所述导电通道设置在所述芯片的周围；塑封层，所述塑封层包覆所述芯片及所述导电通道；第一重布线层，所述第一重布线层形成于所述塑封层的背面，所述第一重布线层电连接至所述芯片和所述导电通道；以及第一介质层，所述第一介质层覆盖所述第一重布线层的表面和间隙。进一步地，所述晶圆级双面扇出结构还包括第二重布线层以及覆盖所述第二重布线层的表面和间隙的第三介质层。所述第二重布线层设置在所述塑封层的正面，并且电连接至导电通道。进一步地，所述晶圆级双面扇出结构还包括电连接至导电通道的第二芯片。进一步地，所述晶圆级双面扇出结构还包括电连接至导电通道的外接焊球。进一步地，所述第一重布线层实现对所述芯片凸点的扇出互连。进一步地，所述第二介质层材料为氧化硅。进一步地，所述第一介质层材料为聚酰亚胺，或聚苯并噁唑等。进一步地，所述塑封层材料为树脂材料。本专利技术另一方面提供一种晶圆级双面扇出结构的封装方法，包括：在临时基板上覆盖临时键合膜；通过图形化电镀形成第一重布线层；在所述第一重布线层表面形成第一介质层；将芯片贴装于所述第一介质层上，芯片凸点与所述第一重布线层电连通；形成塑封层；以及在所述塑封层上形成贯穿塑封层的导电通道。进一步地，所述导电通道的形成包括：从所述芯片边缘外尺寸叠加最小公差位置的塑封层表面，利用激光烧掉塑封材料，钻孔达到所述第一重布线层的底盘；在孔内溅射导电粘附层与金属种子层，电学沉积金属填充整个通道，或者填充导电金属浆，固化成为导电通道。进一步地，所述封装方法还包括以下步骤中的一个或多个：在塑封层表面通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成第二重布线层；在所述导电通道上倒装带芯片凸点的第二芯片；通过电镀或植球的工艺在导电通道上形成外接焊球。进一步地，所述封装方法还包括：在晶圆表面形成第二介质层；去除部分第二介质层，以露出芯片焊盘；在芯片焊盘上形成芯片凸点；减薄晶圆；分割晶圆以形成单个芯片或者多芯片集成模块。本专利技术提供一种晶圆级双面扇出结构及其封装方法，基于最近垂直互连原则，选择芯片边缘外尺寸叠加最小公差位置，在重布线层上制备堆叠封装的导电通道底盘，然后在塑封后从背面的塑封表面开孔，露出底盘。通过填充导电材料，最终实现双面扇出封装结构。附图说明为进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出根据本专利技术一个实施例的形成的一种晶圆级双面扇出结构100的剖面示意图；图2A至图2D示出根据本专利技术的一个实施例形成该种晶圆级双面扇出结构100的过程剖面示意图；以及图3示出根据本专利技术的一个实施例形成该种晶圆级双面扇出结构100的流程图300。具体实施方式以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本专利技术的专利技术点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。需要说明的是，本专利技术的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本专利技术的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。本专利技术提供一种晶圆级双面扇出结构及其封装方法，基于最近垂直互连原则，选择芯片边缘外尺寸叠加最小公差位置，在重布线层上制备堆叠封装的导电通道底盘，然后在塑封后从背面的塑封表面开孔，露出底盘。通过填充导电材料，最终实现双面扇出封装结构。下面结合图1来详细介绍根据本专利技术一个实施例的形成的一种晶圆级双面扇出结构。图1示出根据本专利技术一个实施例的形成的一种晶圆级双面扇出结构100的剖面示意图。如图1所示，晶圆级双面扇出结构100包括芯片101，导电通道102，第一重布线层121，第一介质层111以及塑封层103。芯片101可以为CPU、DSP、GPU、FPGA等逻辑芯片，也可以为DRAM、Flash等存储芯片，还可以为SOC等其他类型芯片或传感器。本专利技术对芯片101的类型不做限制，任何类型的芯片均可适用于本专利技术的实施例。芯片101的正面具有金属互连和芯片焊盘等结构(未示出)，在芯片101的正面覆盖有第二介质层112，其芯片焊盘上具有芯片凸点104。芯片凸点104贯穿第二介质层112，从而将芯片焊盘从第二介质层112的外表面引出。在本专利技术的一个实施例中，第二介质层112的材料为氧化硅。在本专利技术的又一个实施例中，芯片凸点104的材料为铜，上端为锡或含银金属。在本专利技术的另一个实施例中，芯片101为单颗或者平面排列的多颗相同或不同种类的芯片。导电通道102设置在芯片101的外围。导电通道102的高度大于所述芯片101的厚度。在本专利技术的一个实施例中，导电通道102的材料为金属银或纳米铜。塑封层103被设置成包覆所述芯片101及所述本文档来自技高网...

【技术保护点】
1.一种晶圆级双面扇出结构，其特征在于，包括：/n芯片，所述芯片的正面具有芯片焊盘；/n导电通道，所述导电通道设置在所述芯片的周围；/n塑封层，所述塑封层包覆所述芯片及所述导电通道；/n第一重布线层，所述第一重布线层形成于所述塑封层的背面，所述第一重布线层电连接至所述芯片和所述导电通道；以及/n第一介质层，所述第一介质层覆盖所述第一重布线层的表面和间隙。/n

【技术特征摘要】
1.一种晶圆级双面扇出结构，其特征在于，包括：
芯片，所述芯片的正面具有芯片焊盘；
导电通道，所述导电通道设置在所述芯片的周围；
塑封层，所述塑封层包覆所述芯片及所述导电通道；
第一重布线层，所述第一重布线层形成于所述塑封层的背面，所述第一重布线层电连接至所述芯片和所述导电通道；以及
第一介质层，所述第一介质层覆盖所述第一重布线层的表面和间隙。


2.如权利要求1所述的结构，其特征在于，所述芯片表面覆盖有第二介质层，所述芯片的芯片焊盘上具有芯片凸点，所述芯片凸点贯穿第二介质层，从而将所述芯片凸点电连接至所述第一重布线层。


3.如权利要求1所述的结构，其特征在于，所述第一重布线层实现对所述芯片凸点的扇出互连。


4.如权利要求1所述的结构，其特征在于，还包括第二重布线层，所述第二重布线层设置在所述塑封层的正面，并且电连接至所述导电通道。


5.如权利要求1所述的结构，其特征在于，还包括电连接至导电通道的第二芯片。


6.如权利要求1所述的结构，其特征在于，还包括电连接至导电通道的外接焊球。


7.一种晶圆级双面扇出结构的封装方法，其特征在于，包括步骤...

【专利技术属性】
技术研发人员：姚大平，
申请(专利权)人：江苏中科智芯集成科技有限公司，
类型：发明
国别省市：江苏;32