具有内在去耦电容器的单元架构制造技术

IC包括单元阵列和第一组端帽单元。单元阵列包括耦合到第一电压的第一组M

【技术实现步骤摘要】
【国外来华专利技术】具有内在去耦电容器的单元架构相关申请的交叉引用本申请要求于2017年8月2日提交的标题为“CELLARCHITECTUREWITHINTRINSICDECOUPLINGCAPACITOR”的美国专利申请号15/667,576的优先权，其通过整体引用明确地合并于此。
本公开总体上涉及单元架构，更特别地，涉及具有一个或多个内在去耦电容器的单元架构。
技术介绍
标准单元设备是实现数字逻辑的集成电路(IC)。诸如片上系统(SoC)设备的专用IC(ASIC)可能包括成千上万个标准单元设备。典型的IC包括依次形成的层的堆叠。每一层可以被堆叠或覆盖在先前的层上并且被图案化以形成限定晶体管(例如，场效应晶体管(FET)和/或鳍式场效应晶体管(FinFET))的形状，并且将晶体管连接到电路中。去耦电容器(也称为旁路电容器)使电路的一部分与电路的另一部分去耦合。由电路元件引起的噪声可能会通过去耦电容器分流，从而降低了噪声对其他电路元件的影响。当前需要对去耦电容器的设计进行改进。
技术实现思路
在本公开的方面中，IC至少包括第一IC部分和在第一IC部分的第一侧上的第二IC部分。IC包括在第一IC部分中的单元阵列。单元阵列包括：第一组金属x(Mx)层功率互连，该第一组金属层功率互连被耦合到第一电压源，并且在第一方向上跨单元阵列、邻近于p型金属氧化物半导体(MOS)(pMOS)的有源区域延伸；第一组Mx层互连，在第一方向上跨单元阵列、邻近于pMOS有源区域延伸；第二组Mx层功率互连，被耦合到小于第一电压源的第二电压源，并且在第一方向上跨单元阵列、邻近于n型MOS(NMOS)有源区域延伸；以及第二组Mx层互连，在第一方向上跨单元阵列、邻近于nMOS有源区域延伸。IC还包括在第二IC部分中的第一组端帽单元。第一组Mx层功率互连、第一组Mx层互连、第二组Mx层功率互连、以及第二组Mx层互连跨第一组端帽单元进一步延伸。第一组端帽单元包括在与第一方向正交的第二方向上延伸的第一组金属x+1(Mx+1)层互连。第一组Mx+1层互连被耦合到第一组Mx层功率互连和第二组Mx层互连，以在第二组Mx层互连处提供第一电压源。第一组端帽单元还包括在第二方向上延伸的第二组Mx+1层互连。第二组Mx+1层互连被耦合到第二组Mx层功率互连和第一组Mx层互连，以在第一组Mx层互连处提供第二电压源。第一组Mx层功率互连和第一组Mx层互连用作第一组去耦电容器，以及第二组Mx层功率互连和第二组Mx层互连用作第二组去耦电容器。在本公开的方面中，IC和IC的操作的方法被提供。IC至少包括第一IC部分和在第一IC部分的第一侧上的第二IC部分。在第一组Mx层功率互连中提供第一电压。单元阵列在第一IC部分中。单元阵列包括第一组Mx层功率互连，其被耦合到第一电压源，并且在第一方向上跨单元阵列、邻近于pMOS有源区域延伸。单元阵列还包括第一组Mx层互连，该第一组Mx层互连在第一方向上跨单元阵列、邻近于pMOS有源区域延伸。在第二组Mx层功率互连中提供第二电压。单元阵列包括第二组Mx层功率互连，该第二组Mx层功率互连被耦合到小于第一电压源的第二电压源，并且在第一方向上跨单元阵列、邻近于nMOS有源区域延伸。单元阵列还包括第二组Mx层互连，该第二组Mx层互连在第一方向上跨单元阵列、邻近于nMOS有源区域延伸。第一组端帽单元在第二IC部分中。第一组Mx层功率互连、第一组Mx层互连、第二组Mx层功率互连和第二组Mx层互连跨第一组端帽单元进一步延伸。在第二组Mx层互连处提供第一电压。第一组端帽单元包括在与第一方向正交的第二方向上延伸的第一组Mx+1层互连。第一组Mx+1层互连被耦合到第一组Mx层功率互连和第二组Mx层互连，以在第二组Mx层互连处提供第一电压源。在第一组Mx层互连处提供第二电压。第一组端帽单元包括在第二方向上延伸的第二组Mx+1层互连。第二组Mx+1层互连被耦合到第二组Mx层功率互连和第一组Mx层互连，以在第一组Mx层互连处提供第二电压源。第一组Mx层功率互连和第一组Mx层互连用作第一组去耦电容器，以及第二组Mx层功率互连和第二组Mx层互连用作第二组去耦电容器。附图说明图1是图示标准单元和IC内的各个层的侧视图的第一图。图2是图示标准单元和IC内的各个层的侧视图的第二图。图3是概念性地图示具有内在去耦电容器的单元架构的平面图。图4是概念性地图示包括单元阵列和端帽单元的宏块的平面图的第一图。图5是图示包括单元阵列和端帽单元的宏块的平面图的第二图。图6是图示图5的宏块中的不同金属层的图。图7是图示包括单元阵列和端帽单元的宏块的平面图的第三图。图8是图示示例性IC的操作方法的图。具体实施方式下面结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示可以实践本文描述的概念的唯一配置。详细描述包括以提供对各种概念的完整理解为目的的具体细节。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，以框图形式示出了众所周知的结构和组件，以避免使这些概念模糊。装置和方法将在下面的详细描述中进行描述，并且可以在附图中通过各种框、模块、组件、电路、步骤、过程、算法、元素等来示出。去耦电容器使电路的一部分与电路的另一部分去耦合。电路元件引起的噪声可能会通过去耦电容器分流，从而降低了噪声对其他电路元件的影响。去耦电容器可能会占用IC上的大量空间。下文提供了具有内在/内置去耦电容器的示例性(标准)单元架构。具有内在/内置去耦电容器的示例性单元架构可以节省IC上的空间，因为去耦电容器是内在的，并且内置于执行各种逻辑功能的标准单元中，诸如缓冲器、反相器、与门、与非门、或门、或非门和其他逻辑功能。在一种配置中，示例性去耦电容器可以被内在地形成在金属0(M0)层上的标准单元内。图1和图2提供了包括标准单元和IC内的M0层在内的各个层的侧视图。图1是图示标准单元和IC内的各个层的侧视图的第一图100。如图1所示，晶体管具有栅极102、源极104和漏极106。源极104和漏极106可以由鳍片形成。接触B(CB)层互连108(也被称为金属聚(metalPOLY)(MP)层互连)可以接触栅极102。接触A(CA)层互连110(也被称为金属扩散(MD)层)互连)可以接触源极104或漏极106。过孔112(可以被称为过孔D(VD)或过孔G(VG))可以接触CA层互连110。过孔VD、VG112在至少双重图案化工艺中通过单独的掩模来形成。M0层互连114接触过孔VD/VG112。过孔V0116可以接触M0层互连114。图2图示标准单元和IC内的各个层的侧视图的第二图200。如图2所示，晶体管具有栅极202、源极204和漏极206。源极204和漏极206可以由鳍片形成。CB层互连208可以接触栅极202。CA层互连210可以接触源极204或漏极206。过孔212VD/VG可以接触CB层互连208。M0层互连214接触过孔VD/VG212。过孔V01本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)，所述IC至少包括第一IC部分和在所述第一IC部分的第一侧上的第二IC部分，所述IC包括：/n在所述第一IC部分中的单元阵列，所述单元阵列包括：第一组金属x(M

【技术特征摘要】
【国外来华专利技术】20170802 US 15/667,5761.一种集成电路(IC)，所述IC至少包括第一IC部分和在所述第一IC部分的第一侧上的第二IC部分，所述IC包括：
在所述第一IC部分中的单元阵列，所述单元阵列包括：第一组金属x(Mx)层功率互连，所述第一组Mx层功率互连被耦合到第一电压源，并且在第一方向上跨所述单元阵列、邻近于p型金属氧化物半导体(MOS)(pMOS)有源区域延伸；第一组Mx层互连，在所述第一方向上跨所述单元阵列、邻近于所述pMOS有源区域延伸；第二组Mx层功率互连，被耦合到小于所述第一电压源的第二电压源，并且在所述第一方向上跨所述单元阵列、邻近于n型MOS(nMOS)有源区域延伸；以及第二组Mx层互连，在所述第一方向上跨所述单元阵列、邻近于所述nMOS有源区域延伸；以及
在所述第二IC部分中的第一组端帽单元，其中所述第一组Mx层功率互连、所述第一组Mx层互连、所述第二组Mx层功率互连、以及所述第二组Mx层互连跨所述第一组端帽单元进一步延伸，所述第一组端帽单元包括：
第一组金属x+1(Mx+1)层互连，在与所述第一方向正交的第二方向上延伸，所述第一组Mx+1层互连被耦合到所述第一组Mx层功率互连和所述第二组Mx层互连，以在所述第二组Mx层互连处提供所述第一电压源；以及
第二组Mx+1层互连，在所述第二方向上延伸，所述第二组Mx+1层互连被耦合到所述第二组Mx层功率互连和所述第一组Mx层互连，以在所述第一组Mx层互连处提供所述第二电压源，
其中所述第一组Mx层功率互连和所述第一组Mx层互连用作第一组去耦电容器，并且所述第二组Mx层功率互连和所述第二组Mx层互连用作第二组去耦电容器。


2.根据权利要求1所述的IC，其中所述第一组Mx层功率互连和所述第一组Mx层互连在所述第二方向上交错，并且所述第二组Mx层功率互连和所述第二组Mx层互连在所述第二方向上交错。


3.根据权利要求2所述的IC，其中所述第一组Mx层功率互连包括S1p个Mx层功率互连，所述第一组Mx层互连包括S1个Mx层互连，所述第二组Mx层功率互连包括S2p个Mx层功率互连，并且所述第二组Mx层互连包括S2个Mx层互连，其中|S1p-S1|≤1且|S2p-S2|≤1，并且其中所述第一组Mx层功率互连和所述第一组Mx层互连形成S1p+S1-1个去耦电容器，并且所述第二组Mx层功率互连和所述第二组Mx层互连形成S2p+S2-1个去耦电容器。


4.根据权利要求1所述的IC，其中所述第一组Mx+1层互连和所述第二组Mx+1层互连在所述第一方向上交错。


5.根据权利要求1所述的IC，其中所述IC包括在所述第一IC部分的第二侧上的第三IC部分，第二侧关于所述第一IC部分与所述第一侧相对，所述IC还包括：
在所述第三IC部分中的第二组端帽单元，其中所述第一组Mx层功率互连、所述第一组Mx层互连、所述第二组Mx层功率互连和所述第二组Mx层互连跨所述第二组端帽单元进一步延伸，所述第二组端帽单元包括：
在所述第二方向上延伸的第三组Mx+1层互连，所述第三组Mx+1层互连被耦合到所述第一组Mx层功率互连和所述第二组Mx层互连，以在所述第二组Mx层互连处提供所述第一电压源；以及
在所述第二方向上延伸的第四组Mx+1层互连，所述第四组Mx+1层互连被耦合到所述第二组Mx层功率互连和所述第一组Mx层互连，以在所述第一组Mx层互连处提供所述第二电压源。


6.根据权利要求1所述的IC，其中所述第三组Mx+1层互连和所述第四组Mx+1层互连在所述第一方向上交错。


7.根据权利要求1所述的IC，其中所述IC还包括：
第三组Mx+1层互连，在所述第二方向上延伸并且将所述第一组Mx层功率互连耦合在一起；以及
第四组Mx+1层互连，在所述第二方向上延伸并且将所述第二组Mx层功率互连耦合在一起。


8.根据权利要求1所述的IC，其中：
所述第一组Mx层功率互连包括第一第一组Mx层功率互连，所述第一组Mx层互连包括与所述第一第一组Mx层功率互连邻近的第一第一组Mx层互连，所述第二组Mx层功率互连包括第一第二组Mx层功率互连，并且所述第二组Mx层互连包括第一第二组Mx层互连，所述第一第二组Mx层互连与所述第一第二组Mx层功率互连邻近；
所述第一组Mx+1层互连被耦合到所述第一第一组Mx层功率互连和所述第一第二组Mx层互连，以在所述第一第二组Mx层互连处提供所述第一电压源；
所述第二组Mx+1层互连被耦合到所述第一第二组Mx层功率互连和所述第一第一组Mx层互连，以在所述第一第一组Mx层互连处提供所述第二电压源；以及
所述第一第一组Mx层功率互连和所述第一第一组Mx层互连用作所述第一组去耦电容器中的第一去耦电容器，并且所述第一第二组Mx层功率互连和所述第一第二组Mx层互连用作所述第二组去耦电容器中的第二去耦电容器。


9.根据权利要求1所述的IC，其中所述IC进一步包括主要没有pMOS有源区域和nMOS有源区域的一组互补MOS(CMOS)中断单元，其中所述一组CMOS中断单元包括第三组Mx+1层互连，所述第三组Mx+1层互连中的每个Mx+1层互连将所述第一组Mx功率互连中的一个Mx功率互连耦合到所述第二组Mx层互连，以在所述第二组Mx层互连处提供所述第一电压源，或将所述第二组Mx层功率互连耦合到所述第一组Mx层互连，以在所述第一组Mx层互连处提供所述第二电压源。


10.根据权利要求1所述的IC，其中x≤3。


11.根据权利要求10所述的IC，其中x≤2。


12.根据权利要求11所述的IC，其中x为0。


13.一种集成电路(IC)的操作的方法，所述IC至少包括第一IC部分和在所述第一IC部分的第一侧上的第二IC部分，所述方法包括：
在第一组金属x(Mx)层功率互连中提供第一电压，单元阵列在所述第一IC部分中，所述单元阵列包括所述第一组Mx层功率互连，所述第一组Mx层功率互连被耦合到第一电压源，并且在第一方向上跨所述单元阵列、邻近于p型金属氧化物半导体(MOS)(pMOS)有源区域延伸，所述单元阵列还包括第一组Mx层互连，所述第一组Mx层互连在所述第一方向上跨所述单元阵列、邻近于所述PMOS有源区域延伸；
在第二组Mx层功率互连处提供第二电压，所述单元阵列包括所述第二组Mx层功率互连，所述第二组Mx层功率互连被耦合到小于所述第一电压源的第二电压源，并且在所述第一方向上跨所述单元阵列、邻近于n型MOS(nMOS)有源区域延伸，所述单元阵列还包括第二组Mx层互连，所述第二组Mx层互连在所述第一方向上跨所述单元阵列、邻近于所述nMOS有源区域延伸，第一组端帽单元在所述第二IC部分中，其中所述第一组Mx层功率互连、所述第一组Mx层互连、所述第二组Mx层功率互连和所述第二组Mx层互连跨所述第一组端帽单元进一步延伸；
在所述第二组Mx层互连处提供所述第一电压，所述第一组端帽单元包括在与所述第一方向正交的第二方向上延伸的第一组金属x+1(Mx+1)层互连，所述第一组Mx+1层互连被耦合到所述第一组Mx层功率互连和所述第二组Mx层互连，以在所述第二组Mx层互连处提供所述第一电压源；以及
在所述第一组Mx层互连处提供所述第二电压，所述第一组端帽单元包括在所述第二方向上延伸的第二组Mx+1层互连，所述第二组Mx+1层互连被耦合到所述第二组Mx层功率互连和所述第一组Mx层互连，以在所述第一组Mx层互连处提供所述第二电压源；
其中，所述第一组Mx层功率互连和所述第一组Mx层互连用作第一组去耦电容器，并且所述第二组Mx层功率互连和所述第二组Mx层互连用作第二组去耦电容器。


14.根据权利要求13所述的方法，其中所述第一组Mx层功率互连和所述第一组Mx层互连在所述第二方向上交错，并且所述第二组Mx层功率互连和所述第二组Mx层互连在所述第二方向上交错。


15.根据权利要求14所述的方法，其中所述第一组Mx层功率互连包括S1p个Mx层功率互连，所述第一组Mx层互连包括S1个Mx层互连，所述第二组Mx层功率互连包括S2p个Mx...

【专利技术属性】
技术研发人员：H·钦塔拉帕里·雷迪，J·霍兰，S·穆罕默德，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US