半导体封装及其制造方法技术

公开了一种半导体封装，包括具有第一衬底通孔(TSV)的第一半导体芯片，堆叠在第一半导体芯片上的第二半导体芯片和设置在第一半导体芯片和第二半导体芯片之间的第一粘合剂层。第二半导体芯片包括连接到第一衬底通孔的第二衬底通孔。第一粘合剂层的侧面从第一半导体芯片和第二半导体芯片的侧面凹进。

【技术实现步骤摘要】
半导体封装及其制造方法相关申请的交叉引用本申请要求于2018年9月21日在韩国知识产权局递交的韩国专利申请第10-2018-0114330的优先权，其全部公开内容通过引用合并于此。
本公开涉及一种半导体封装及其制造方法。
技术介绍
由于电子工业中的进步和消费者需求，电子设备越来越小型化并且重量减轻，因此要求在电子设备中使用的半导体封装具有高性能和高容量，以及更进一步小型化和减轻重量。为了高性能和高容量，以及小型化和重量减轻，已经进行了包括衬底通孔(TSV)的半导体芯片以及包括在其中堆叠的这种半导体芯片的半导体封装的研究和开发。
技术实现思路
根据本专利技术构思的示例性实施例，一种半导体封装包括具有第一衬底通孔(TSV)的第一半导体芯片，堆叠在第一半导体芯片上的第二半导体芯片和设置在第一半导体芯片和第二半导体芯片之间的第一粘合剂层(例如，非导电膜)。第二半导体芯片包括连接到第一衬底通孔的第二衬底通孔。第一粘合剂层的侧面从第一半导体芯片和第二半导体芯片的侧面凹进。根据本专利技术构思的示例性实施例，一种半导体封装包括：基底衬底，具有布线电路；半导体芯片，堆叠在与所述基底衬底的上表面垂直的方向上；第一粘合剂层，设置在所述基底衬底和最下面的半导体芯片之间；以及第二粘合剂层。所述第一粘合剂层的侧面从所述最下面的半导体芯片的侧面凹进；每个粘合剂层设置在半导体芯片的对应两个相邻半导体芯片之间，并且具有从对应两个相邻半导体芯片的侧面凹进的侧面。根据本专利技术构思的示例性实施例，一种半导体封装包括：第一半导体芯片和第二半导体芯片，堆叠在竖直方向上，以及粘合剂层，设置在第一半导体芯片和第二半导体芯片之间，第一半导体芯片和第二半导体芯片中的每一个具有下表面和上表面彼此相对的半导体衬底、设置在衬底下表面上的半导体器件层以及穿透半导体衬底和半导体器件层的硅穿通孔，第一半导体芯片的衬底通孔连接到第二半导体芯片的衬底通孔，并且粘合剂层的侧面是从第一半导体芯片和第二半导体芯片的侧面凹进的凹面。根据本专利技术构思的示例性实施例，如下提供了一种制造半导体封装的方法。每个半导体芯片和每个第一未固化的粘合剂层彼此交替堆叠。第一未固化的粘合剂层在第一压力下的第一温度下固化，使得第一未固化的粘合剂层固化以形成第一固化的粘合剂层，每个第一固化的粘合剂层的侧面从对应两个相邻半导体芯片的侧面凹进。通过使用加压流体形成第一压力。第一温度高于第一未固化的粘合剂层的固化温度。附图说明根据结合附图的以下具体描述，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：图1是示出了根据示例实施例的半导体封装的截面图；图2是示出了图1的区域“A”的放大截面图；图3是根据示例实施例的半导体封装中采用的非导电膜的放大截面图；图4是示出了根据示例实施例的半导体封装的截面图；图5是示出了根据示例实施例的半导体封装的截面图；图6是图5的区域“B”的放大截面图；图7是示出了根据示例实施例的制造半导体器件的方法的工艺流程图；图8是固化温度和压力对时间的曲线图，示出了根据示例实施例的制造半导体封装的方法中采用的流体静力接合工艺；图9至图12是用于描述根据示例实施例的制造半导体封装的方法的截面图；以及图13是示出了根据示例实施例的半导体封装的配置的框图。具体实施方式在下文中，将参照附图描述本专利技术构思的示例实施例。图1是示出了根据示例实施例的半导体封装的截面图；如图1所示，半导体封装200可以包括第一半导体芯片100A、第二半导体芯片100B、第三半导体芯片100C和第四半导体芯片100D。第一至第四半导体芯片100A、100B、100C和100D可以通过第二至第四连接凸块170B、170C和170D电连接至彼此相邻的半导体芯片。此外，第一至第四半导体芯片100A、100B、100C和100D可以通过非导电膜(或粘合剂层)150彼此接合。每个非导电膜150的侧面CS可以从第一至第四半导体芯片100A、100B、100C和100D的对应的两个相邻半导体芯片的侧面凹进。如图1所示的截面图所示，非导电膜150的侧面CS可以具有凹面。在一个示例实施例中，非导电膜150的侧面CS可以具有不同的凹进深度。这种形状可以增强与模制构件的接合强度，或者可以防止在堆叠半导体芯片的工艺之后的后续工艺中产生缺陷，这将在下文中更全面地描述。第一至第四半导体芯片100A、100B、100C和100D可以是存储器芯片或逻辑芯片。在一个示例实施例中，第一至第四半导体芯片100A、100B、100C和100D可以全部是相同种类的存储器芯片。在另一示例实施例中，第一至第四半导体芯片100A、100B、100C和100D中的一些可以是存储器芯片，而其他的是逻辑芯片。在特定实施例中，第一半导体芯片100A可以是逻辑芯片，第二半导体芯片至第四半导体芯片100B、100C和100D可以是存储器芯片。例如，存储器芯片可以是易失性存储器芯片，例如动态随机存取存储器(DRAM)芯片和静态随机存取存储器(SRAM)芯片，或者可以是非易失性存储器芯片，例如相变随机存取存储器(PRAM)芯片、磁阻随机存取存储器(MRAM)芯片、铁电随机存取存储器(FeRAM)芯片和电阻随机存取存储器(RRAM)芯片。在一些示例实施例中，第一至第四半导体芯片100A、100B、100C和100D可以是高带宽存储器(HBM)DRAM。逻辑芯片可以是例如微处理器、模拟设备或数字信号处理器。尽管在本示例实施例中示出了其中堆叠有第一至第四半导体芯片100A、100B、100C和100D的半导体封装200，但是可以堆叠在半导体封装200中的半导体芯片的数量不限于此。例如，可以在半导体封装200中堆叠两个、三个或甚至更多个半导体芯片(例如，八个芯片)。第一至第四半导体芯片100A、100B、100C和100D可以是相同的芯片，并且如图1所示，可以具有相同的表面积。在一些示例实施例中，第一至第四半导体芯片100A、100B、100C和100D可以具有不同的表面积。并非半导体芯片的所有侧面可以对准以基本上共面，并且例如，半导体芯片的侧面的至少一部分可以具有阶梯状对准。在这种情况下，非导电膜的侧面可以至少从靠近堆叠中心的半导体芯片的侧面凹进。第一至第四半导体芯片100A、100B、100C和100D中的每一个可以包括半导体衬底110、半导体器件层120、衬底通孔(TSV)130、下连接焊盘142、上连接焊盘144和第一至第四连接凸块170A、170B、170C和170D。然而，如在本示例实施例中所示，设置在最上面的第四半导体芯片100D可以不包括衬底通孔130。每个半导体芯片100A至100D的半导体衬底110可以包括上表面和与上表面相对的下表面。半导体器件层120可以设置在半导体衬底110的下表面上，并且布线结构140可以设置在半导体器件层120内。衬底通孔1本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n第一半导体芯片，具有第一衬底通孔TSV；/n第二半导体芯片，堆叠在第一半导体芯片上，所述第二半导体芯片具有第二衬底通孔，所述第二衬底通孔连接到所述第一衬底通孔；以及/n第一粘合剂层，设置在第一半导体芯片和第二半导体芯片之间，/n其中，第一粘合剂层的侧面从第一半导体芯片和第二半导体芯片的侧面凹进。/n

【技术特征摘要】
20180921 KR 10-2018-01143301.一种半导体封装，包括：
第一半导体芯片，具有第一衬底通孔TSV；
第二半导体芯片，堆叠在第一半导体芯片上，所述第二半导体芯片具有第二衬底通孔，所述第二衬底通孔连接到所述第一衬底通孔；以及
第一粘合剂层，设置在第一半导体芯片和第二半导体芯片之间，
其中，第一粘合剂层的侧面从第一半导体芯片和第二半导体芯片的侧面凹进。


2.根据权利要求1所述的半导体封装，
其中，所述第一粘合剂层的侧面具有凹面。


3.根据权利要求1所述的半导体封装，还包括：
模制构件，围绕所述第一半导体芯片和所述第二半导体芯片的侧面以及所述第一粘合剂层的侧面。


4.根据权利要求3所述的半导体封装，
其中，所述模制构件与所述第一粘合剂层的侧面接触。


5.根据权利要求3所述的半导体封装，还包括：
散热板，设置在所述第二半导体芯片和所述模制构件上。


6.根据权利要求1所述的半导体封装，还包括：
基底衬底，其上安装有所述第一半导体芯片，
其中，所述基底衬底包括与所述第一半导体芯片的所述第一衬底通孔连接的布线电路；以及
第二粘合剂层，设置在所述第一半导体芯片和所述基底衬底之间，
其中，所述第二粘合剂层的侧面从所述第一半导体芯片的侧面凹进。


7.根据权利要求6所述的半导体封装，
其中，所述第一粘合剂层和所述第二粘合剂层由不同材料形成。


8.根据权利要求1所述的半导体封装，还包括：
第三半导体芯片，堆叠在与所述第二半导体芯片的上表面垂直的方向上，并包括与所述第二衬底通孔电连接的第三衬底通孔；以及
第二粘合剂层，设置在所述第二半导体芯片和所述第三半导体芯片之间，
其中，所述第二粘合剂层的侧面从所述第二半导体芯片和所述第三半导体芯片的侧面凹进。


9.根据权利要求1所述的半导体封装，
其中，所述第一半导体芯片和所述第二半导体芯片包括存储器芯片，并且所述半导体封装是高带宽存储器HBM器件。


10.一种半导体封装，包括：
基底衬底，具有布线电路；
多个半导体芯片，堆叠在与所述基底衬底的上表面垂直的方向上；
第一粘合剂层，设置在所述基底衬底和所述多个半导体芯片中的最下面的半导体芯片之间，
其中，所述第一粘合剂层的侧面从所述最下面的半导体芯片的侧面凹进；以及
多个第二粘合剂层，每个所述第二粘合剂层设置在所述多个半导体芯片中的对应两个相邻半导体芯片之间，并且具有从所述对应两个相邻半导体芯片的侧面凹进的侧面。


11.根据权利要求10所述的半导体封装，
其中，所述基底衬底的表面积大于所述多个半导体芯片中的每一个的表面积。


12.根据权利要求10所述的半导体封装，
其中，所述多个半导体芯片中的每一个具有基本相同的表面积。


13.根据权利要求10所述的半导体封装，
其中，所述多个第二粘合剂层的侧面具有凹面。


14.根据权利要求10所述的半导体封装，
其中，所述第一粘合剂层的厚度小于所述多个第二粘合剂层中的每一个的厚度。


15.根据权利要求10所述的半导体封装，
...

【专利技术属性】
技术研发人员：朴商植，姜芸炳，闵台洪，李泽勋，黄智焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR