光掩模及其形成方法技术

本发明专利技术实施例涉及光掩模及其形成方法。一种用于形成光掩模的方法包含：接受掩模衬底，其包含形成于其上的保护层及屏蔽层；移除所述屏蔽层的部分以形成图案化屏蔽层；及提供BSE检测器以监测所述屏蔽层的所述部分的所述移除。当从所述BSE检测器获得的BSE强度的差异大于约30％时，停止所述屏蔽层的所述部分的所述移除。所述BSE强度在后续的蚀刻回路中变得稳定。

Photomask and its forming method

【技术实现步骤摘要】
光掩模及其形成方法
本专利技术实施例涉及光掩模及其形成方法。
技术介绍
半导体集成电路行业已经在过去几十年中经历快速发展。半导体材料及设计中的技术进展已经产生不断变小且更复杂的电路。由于与处理及制造相关的技术也已经经历技术进展，已经实现这些材料及设计进展。在半导体演进的进程中，由于可能可靠地产生的最小组件的大小已减小，所以每单位面积的互连装置的数目已增加。半导体制造主要依赖于光刻的程序，其中使用给定频率的光以将一所要图案转印至经历半导体处理的晶片上。为将图案转印至晶片上，通常使用光掩模(也称为掩模或倍缩型掩模)。光掩模容许且防止呈所要图案的光至晶片的一层(诸如光致抗蚀剂(PR)层)上，其与暴露发生化学反应，从而移除PR的一些部分且留下其它部分。接着，使用剩余PR以图案化一下伏层。随着特征大小减小，在光刻中用于图案化层的光的波长也已减小，从而产生额外困难且使技术进展(诸如使用极紫外线(EUV)作为光源)以及相移掩模成为必需。改进光掩模对促进行业的持续进展是重要的，因为在制造半导体装置及集成电路的程序中的后续处理步骤期间，可混合图案化层中的各种缺陷或问题。因此需要包含对掩模胚料(其上导出光掩模且图案化所述光掩模)的改进的光掩模改进。
技术实现思路
本专利技术的一实施例涉及一种光掩模，其包括：一衬底；一第一层，其覆盖所述衬底的一表面；及一图案化第二层，其在所述第一层上且暴露所述第一层的部分，其中与所述衬底及所述图案化第二层相比，所述第一层对一卤素系气体更具抗性，且所述第一层包括金属氟化物。>本专利技术的一实施例涉及一种用于形成一光掩模的方法，其包括：接收一衬底，其中在所述衬底上形成一保护层及一屏蔽层；移除所述屏蔽层的部分以形成一图案化屏蔽层；提供一反向散射电子(BSE)检测器以监测所述屏蔽层的所述部分的所述移除；及当从所述BSE检测器获得的BSE强度的一差异大于约30％时，停止所述屏蔽层的所述部分的所述移除，且所述BSE强度在后续的蚀刻回路中变得稳定。本专利技术的一实施例涉及一种形成一半导体结构的方法，其包括：在一衬底上方形成一光致抗蚀剂层；通过使用一光学光刻工具透过一光掩模使用光化辐射暴露所述光致抗蚀剂层；及使所述暴露光致抗蚀剂层显影以形成一光致抗蚀剂图案，其中所述光掩模包括一掩模衬底、一图案化屏蔽层及所述掩模衬底与所述图案化屏蔽层之间的一保护层，且所述保护层覆盖所述掩模衬底的一表面。附图说明当结合附图阅读时从下列详细描述最佳地理解本专利技术实施例的方面。应注意，根据行业中的标准实践，各种构件不按比例绘制。实际上，为清晰论述，各种构件的尺寸可任意增大或减小。图1是表示根据本专利技术实施例的方面的用于形成一光掩模的一方法的一流程图。图2是表示根据本专利技术实施例的方面的用于处理一掩模衬底的一方法的一流程图。图3A至3E是绘示在一或多个实施例中根据本专利技术实施例的方面构建的各种制造阶段的一光掩模的示意图。图4是展示从一OES传感器获得的经测量信号的一图表。图5是展示从一BSE传感器获得的经测量信号的一图表。图6A至6C是绘示在一或多个实施例中根据本专利技术实施例的方面构建的各种制造阶段的一半导体结构的示意图。图7A至7E是绘示在一或多个实施例中根据本专利技术实施例的方面构建的各种制造阶段的一掩模衬底的示意图。具体实施方式下列本专利技术实施例提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本专利技术实施例。当然，这些仅仅是实例且并不旨在为限制性的。例如，在下文描述中一第一构件形成于一第二构件上方或上可包含其中第一构件及第二构件经形成为直接接触的实施例，且也可包含其中额外构件可经形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本专利技术实施例可在各项实例中重复元件符号及/或字母。此重复出于简化及清楚的目的且本身不规定所论述的各项实施例及/或配置之间的一关系。此外，为便于描述，空间相对术语(诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”及类似者)可在本文中用来描述一个元件或构件与另一(些)元件或构件的关系，如图中所绘示。空间相对术语旨在涵盖除图中所描绘的定向以外的使用或操作中装置的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且据此可同样解释本文中所使用的空间相对描述词。如本文使用，术语(诸如“第一”、“第二”及“第三”)描述各种元件、组件、区、层及/或区段，这些元件、组件、区、层及/或区段不应受这些术语限制。这些术语仅可用于区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。术语(诸如“第一”、“第二”及“第三”)在本文中使用时并不暗示一序列或顺序，除非背景内容另有明确指示。虽然阐述本专利技术实施例的广泛范围的数值范围及参数是近似值，但尽可能精确地报告在具体实例中阐述的数值。然而，任何数值本质上含有必然由各自测试测量中发现的标准偏差所引起的某些误差。又，如本文中使用，术语“基本上”、“约”或“大约”通常意味着在一般技术人员可预期的一值或范围内。替代地，术语“基本上”、“约”或“大约”意味着在由一般技术人员考量时在平均值的可接受标准误差内。一般技术人员可了解，可接受标准误差可根据不同技术而变动。除了在操作/工作实例中之外，或除非另有明确指定，否则全部数值范围、量、值及百分比(诸如针对材料数量、持续时间、温度、操作条件、量的比率及本文中揭示的其类似者的数值范围、量、值及百分比)应理解为在全部例项中由术语“基本上”、“约”或“大约”修饰。因此，除非相反地指示，否则本专利技术实施例及随附专利技术权利要求书中阐述的数值参数是可视需要变动的近似值。至少，各数值参数应至少依据所报告有效数字的数目且通过应用普通舍入技术而理解。可在本文中将范围表达为从一个端点至另一端点或在两个端点之间。除非另有指定，否则本文中揭示的全部范围皆包含端点。如本文中使用，诸如平坦度、表面粗糙度及厚度均匀性可在本文中用于描述层及其表面。可通过使用基于表面的最低点的参考水平平面而测量平坦度，且最低点参考(LPR)平坦度可经计算为从表面的最高点至参考水平平面的距离。可通过从表面的中线的粗糙度分量不规则性的均方根(RMS)测量所述表面的表面粗糙度，其也称为表面RMS粗糙度。可通过一层的厚度的最大值与最小值之间的差来测量所述层的厚度均匀性，其也称为一总厚度变动(TTV)。注意，这些测量仅是示例性的且并不旨在限制超过下列专利技术权利要求书中具体陈述的内容。例如，一般技术人员应认知测量平坦度、表面粗糙度及厚度均匀性的其它方式。光掩模的典型制造操作可包含：使电路图案成像至形成于掩模衬底(也称为掩模胚料)上的光致抗蚀剂层中；使光致抗蚀剂层显影；蚀刻光致抗蚀剂层；将电路图案从光致抗蚀剂层转印至一不透明或半透射层。在一些实施例中，使用等离子体轰击来蚀刻不透明或半透射层。已发现，在一些实施例中，掩模衬底在不透明或半透射层的蚀刻期间通过等离子体轰击过度蚀刻；因此，在掩模衬底的表面上方形成多个凹槽。所述本文档来自技高网...

【技术保护点】
1.一种光掩模，其包括：/n衬底；/n第一层，其覆盖所述衬底的表面；及/n图案化第二层，其在所述第一层上且暴露所述第一层的部分，/n其中与所述衬底及所述图案化第二层相比，所述第一层对卤素系气体更具抗性，且所述第一层包括金属氟化物。/n

【技术特征摘要】
20180918 US 16/134,3391.一种光掩模，其包括：
衬底；
第一层，其覆盖所述衬底的表面；及
图案化第二层，其在所述第一层上且暴露所述第一层的部分，
其中与所述衬底及所述图案化第二层相比，所述第一层对卤素系气体更具抗性，且所述第一层包括金属氟化物。


2.根据权利要求1所述的光掩模，其中所述图案化第二层包含铬(Cr)、氮化铬(CrN)、氮化硅钼(MoSiN)、硅化钼(MoSi)或氮氧化硅钼(MoSiON)。


3.根据权利要求2所述的光掩模，其中所述第一层包括氟化镁(MgF2)、氟化铝(AlF3)、氟化镧(LaF3)或氟化钆(GdF3)。


4.根据权利要求1所述的光掩模，其中所述图案化第二层包括氮化硅(SiN)、氧化硅(SiO)或氮氧化硅(SiON)。


5.根据权利要求4所述的光掩模，其中所述第一层包括LaF3或GdF3。


6.一种用于形成光掩模的方法，其包括：
接收衬底，其中在所述衬底上形成保护层及屏蔽层；
执行蚀刻以移除所述屏蔽层的部分以形成图案化屏蔽层；
提供反向散射电子BSE...

【专利技术属性】
技术研发人员：王宣文，张浩铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71