一种多晶硅作为源区的沟槽MOSFET结构制造技术

本实用新型专利技术公开了一种多晶硅作为源区的沟槽MOSFET结构及其制备方法，MOSFET结构，包括基片和外延层，且外延层上淀积有重掺杂多晶硅层形成源区，外延层内设有沟槽，沟槽内部和侧壁上淀积有栅氧化物层，且外延层内部的栅氧化层的厚度小于源区内的栅氧化物层的厚度。本实用新型专利技术的优点是：比传统MOSFET整个工艺流程更为简单，通过淀积多晶硅形成的源区宽度更易控制，增强了的源区的可靠性，且不会影响沟道长度。

A groove MOSFET structure with polysilicon as source region

【技术实现步骤摘要】
一种多晶硅作为源区的沟槽MOSFET结构
本技术涉及半导体领域，更确切地说是一种多晶硅作为源区的沟槽MOSFET结构及其制备方法。
技术介绍
沟槽MOSFET是近年来发展的新一代功率MOSFET，以N型沟槽MOSFET元胞为例，简要工艺流程如下。首先在N-外延层表面刻蚀出沟槽，沟槽内生长栅氧化层，淀积填充满N型重掺杂多晶硅形成栅极。然后外延层表面注入硼离子加热扩散后形成P-沟道区，再低能量注入磷离子形成N+源区。外延层表面刻蚀出接触孔，填充金属，连接沟道区和源区，背面N+衬底作为漏区。因其与传统MOSFET相比具有开关速度快，低导通电阻，高耐压，大电流，热稳定性好等优点，现已经得到广泛应用。元胞结构如图16所示。如今沟槽MOSFET源区形成的工艺，一般都是在沟道注入后，在外延层表面通过离子注入，注入低能量重掺杂的杂质，再经过热扩散形成。这样形成的源区宽度受到源区和沟道区离子注入的能量以及剂量影响，不易控制，很可能出现源区过窄或者沟道过短，影响MOSFET器件性能。鉴于上述原因，本技术提出了一种运用淀积在外延层表面的重掺杂多晶硅作为源极区的结构，并阐述了制备该结构的工艺流程，与传统沟槽MOSFET工艺流程相比，新结构制备流程更为简易，且不影响MOSFET基本电性参数，更好的控制源极区域的大小，省去了源区离子注入以及扩散工艺，增强了的源极区的可靠性。
技术实现思路
本技术的目的是提供一种多晶硅作为源区的沟槽MOSFET结构的制备方法，其可以解决现有技术中的上述缺点。本技术采用以下技术方案：一种多晶硅作为源区的沟槽MOSFET结构的制备方法，包括以下步骤：制作外延圆片，该外延圆片由低电阻率的N型基片和特定电阻率的N型外延层组成；在外延层表面注入P型杂质，注入能量在100～200keV，并进行退火，形成沟道区；在外延层表面淀积一层重掺杂多晶硅，厚度为2～4um，退火，形成源区；在多晶硅表面生长一层掩蔽层；在掩蔽层上淀积一层光刻胶，进行沟槽光刻，刻蚀掉所需刻蚀沟槽处的掩蔽层，形成刻蚀窗口；去除表面多余光刻胶，在掩蔽层的作用下进行沟槽刻蚀；生长一层待牺牲氧化层再去除；在外延层表面以及表面热生长一层100-800A的牺牲氧化层，然后刻蚀去除；去除牺牲氧化层后，再在沟槽表面以及多晶硅表面生长一层较薄的氧化层，形成栅氧，氧化层的厚度为200～1000A，其可以根据产品实际参数需求进行选择；淀积N型重掺杂的多晶硅，将沟槽填充满，降低电阻率；刻蚀掉多余的多晶硅，保证沟槽内多晶硅表面与源区多晶硅持平，保证器件沟道能形成，并在表面淀积一层介质层；进行接触孔开口光刻；去除多余光刻胶，进行接触孔刻蚀；接触孔注入；接触孔金属填充,淀积一层接触孔金属并刻蚀表面多余金属。一种多晶硅作为源区的沟槽MOSFET结构，其通过上述的方法制备得到。包括基片和外延层，且外延层上淀积有重掺杂多晶硅层形成源区，外延层内设有沟槽，沟槽内部和侧壁上淀积有栅氧化物层，且外延层内部的栅氧化层的厚度小于源区内的栅氧化物层的厚度。还包括接触孔沟槽，其设于沟槽之间，且接触孔沟槽的底部设有接触孔注入区，且接触孔注入区处于沟道区内。所述接触孔注入区为P型掺杂注入。源区的重掺杂多晶硅层上垫积有介质层。所述接触孔沟槽内部和介质层上垫积有金属层。基片的背面设有金属镀层，形成漏极。本技术的优点是：比传统MOSFET整体更为简单，通过淀积多晶硅形成的源区宽度更易控制，且不会影响沟道长度。附图说明下面结合实施例和附图对本技术进行详细说明，其中：图1至图14所示是本技术的制备方法的流程示意图。图15A是本技术现有技术的的模拟仿真验证结果示意图。图15B是本技术结构的模拟仿真验证结果示意图。图16是本技术的现有技术的结构示意图。具体实施方式下面进一步阐述本技术的具体实施方式：与传统MOSFET先制备工艺的先刻蚀沟槽后做沟道区和源区相比，本技术将沟槽刻蚀放在沟道区和源区刻蚀之后。在沟道区注入、退火完成后，通过在硅表面淀积重掺杂多晶硅形成源区,替代传统沟槽MOSFET通过离子注入形成的源区。然后再刻蚀沟槽，生长栅氧，填充多晶硅，保证栅极多晶硅高度至少与源极多晶硅高度一致，形成完整沟道。本技术的制备方法如下：根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的N型基片1和特定电阻率的N型外延层2组成，如图1所示；在外延层2表面注入P型杂质，并进行退火，形成沟道区3。一般注入能量在100～200keV，具体的离子注入剂量和能量根据实际沟槽深度或者和所需开启电压范围控制，如图2所示；在外延层2表面淀积一层重掺杂多晶硅，厚度约为2～4um左右，退火，形成源区4，如图3所示；在多晶硅表面生长一层掩蔽层5，该掩蔽层5的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合，如图4所示；在掩蔽层上淀积一层光刻胶6，进行沟槽光刻，刻蚀掉所需刻蚀沟槽处的掩蔽层，形成刻蚀窗口，刻蚀窗口尺寸大小根据MOSFET特性需求确定，如图5所示；去除表面多余光刻胶6，在掩蔽层的作用下进行沟槽7刻蚀，该刻蚀一般采用干法刻蚀，如图6所示；生长氧化层之前一般会先生长一层很薄的牺牲氧化层再去除，目的是去除硅表面的杂质以及表面态，改善沟槽形貌，能生长出更优质的栅氧化层，在流程图中未特别做单独说明；即在外延层表面以及表面热生长一层500A左右的牺牲氧化层，然后刻蚀去除。去除牺牲氧化层后，再在沟槽表面以及多晶硅表面生长一层较薄的氧化层，形成栅氧8，氧化层的厚度为200～1000A，其可以根据产品实际参数需求进行选择。此时因为沟槽表面源极多晶硅与外延层硅的浓度差异，实际生长中多晶硅表面的氧化层会比硅表面生长出的氧化层稍厚一些，如图7所示；淀积N型重掺杂的多晶硅9，将沟槽填充满，降低电阻率，如图8所示；刻蚀掉多余的多晶硅，保证沟槽内多晶硅表面与源区多晶硅持平，保证器件沟道能形成，并在表面淀积一层介质层10。此步骤中刻蚀多晶硅一般采用化学机械平面化的方式实现刻蚀目的。淀积的介质层10可以是氧化硅或者氮化硅等，目的是为接下来的接触孔刻蚀提供掩蔽，如图9所示；进行接触孔开口光刻。在介质层表面淀积一层光刻胶11，刻蚀掉接触孔位置的介质层和源区多晶硅表面的氧化层，如图10所示；去除多余光刻胶，进行接触孔12刻蚀，一般也为干法刻蚀，接触孔深度保证接触沟道区，如图11所示；接触孔13注入，一般注入杂质为二氟化硼(BF2)或硼离子(Boron),如图12所示；接触孔金属填充,淀积一层接触孔金属并刻蚀表面多余金属14，通常金属材料为钨，如图13所示。背面金属镀层15，根据实际需求减薄本文档来自技高网...

【技术保护点】
1.一种多晶硅作为源区的沟槽MOSFET结构，其特征在于，包括基片和外延层，且外延层上淀积有重掺杂多晶硅层形成源区，外延层内设有沟槽，沟槽内部和侧壁上淀积有栅氧化物层，且外延层内部的栅氧化层的厚度小于源区内的栅氧化物层的厚度。/n

【技术特征摘要】
1.一种多晶硅作为源区的沟槽MOSFET结构，其特征在于，包括基片和外延层，且外延层上淀积有重掺杂多晶硅层形成源区，外延层内设有沟槽，沟槽内部和侧壁上淀积有栅氧化物层，且外延层内部的栅氧化层的厚度小于源区内的栅氧化物层的厚度。


2.根据权利要求1所述的多晶硅作为源区的沟槽MOSFET结构，其特征在于，还包括接触孔沟槽，其设于沟槽之间，且接触孔沟槽的底部设有接触孔注入区，且接触孔注入区处于沟道区内。


3.根据权利要求2所述的多晶硅作...

【专利技术属性】
技术研发人员：代萌，李承杰，顾嘉庆，
申请(专利权)人：上海格瑞宝电子有限公司，
类型：新型
国别省市：上海;31